回路設計

Phono Equalizer

初段パラ構成平衡入力アンプ

今回設計したのは下の回路です。電源は省略してありますが、正負の三端子レギュレータで各OP-AMPのVCCとVEEに±12Vを供給しています。

下の回路図はTINA-TIでのシミュレーション用のもので、入力はDL-103の直流抵抗40Ωと等価のバランス信号源を出力には逆RIAA特性となる回路を接続しています。また各OP-AMPのVCCとVEEには±12Vの電圧源を接続しています。

初段のアンプは差動アンプをパラレル構成にして抵抗で加算しています。このサミング抵抗は次段反転NF-EQアンプの入力抵抗も兼ねています。

ゲイン: 初段アンプのゲインはトータルゲインを次段の反転NF型EQとどう配分するかによって決まります。トータルゲインは一般のRIAAイコライザを34dB(50倍)とするとDL-103の出力をブーストするのに必要な24dBを加えた58dBが目安になります。
R14,R15,R20,R21(=220Ω): これら差動増幅器の入力抵抗はDL-103の出力に対し2s-2pとなり、それぞれの抵抗値はDL-103の負荷抵抗に一致します。 DL-103の負荷抵抗の最小値は100Ωですから、抵抗値は少なくともこの値以上でなければなりません。
R12,R13,R16,R19(=10kΩ): 前項の差動増幅器の入力抵抗とこれらの抵抗の比でアンプのゲインが決まります。
R17,R18(=620Ω): 2個パラの初段アンプの出力を加算するための抵抗です。この抵抗は次段反転NF-EQアンプの入力抵抗も兼ねています。LM4562/LME49720の負荷に相当し600Ω以上とします。
安定性: LM4562/LME49720のGB積は55MHzと広帯域です。ここでは位相補償はしておりませんが、初段アンプのゲインは30dB以上あるためゲイン交点の周波数は1MHz代で、GB積10MHzクラスのOPアンプをゲイン0dBの電圧バッファとして使うよりはるかに安定なはずです。初段アンプのLTspiceによる周波数特性のシミュレーションを下に示します。
R1(=15Ω),C6(=0.1µF → 0.033〜0.01µF): このR1,C6とR6(=510Ω)がラグ・リードフィルタを形成します。極(pole)の周波数は fc=1/(2π(R₁+R₆)C₆)=30.3kHz → 92kHz〜303kHz また、零(zero)の周波数は fc=1/(2πR₁C₆)=106kHz → 332kHz〜1.06MHz になります。またゲイン交点の周波数は GBW×R₁/(R₁+R₆)=1.57MHz で、初段アンプのゲイン交点とほぼ同じ周波数に設定します。

一巡ループゲイン

位相余裕を確認するために、TINA-TIを使って一巡ループのボード線図の作成を試みます。

上回路の伝達関数は

\frac{y (s)}{u (s)} = \frac{- z_{2} z_{3} G (s)}{z_{1} z_{3} G (s) + (z_{1} + z_{2}) (z_{3} + z_{4}) + z_{1} z_{2}} = \frac{- \frac{z_{2}}{z_{1}}}{1 + \frac{(z_{1} + z_{2}) (z_{3} + z_{4}) + z_{1} z_{2}}{z_{1} z_{3} G (s)}}

一巡ループゲインをH(s)とすると上の伝達関数から

H (s) = \frac{z_{1} z_{3} G (s)}{(z_{1} + z_{2}) (z_{3} + z_{4}) + z_{1} z_{2}} = \frac{(\frac{z_{1}}{z_{2}}) z_{3} G (s)}{(\frac{z_{1}}{z_{2}} + 1) (z_{3} + z_{4}) + z_{1}}

ここで

z_{1} = \frac{R_{17} R_{18}}{R_{17} + R_{18}}

\frac{z_{1}}{z_{2}} = \frac{(T_{1} s + 1) (T_{3} s + 1)}{a (T_{2} s + 1)}

z_{3} = R_{1} + \frac{1}{C_{6} s}

z_{4} = R_{6}

(ただしT₁=2984µsec, T₂=318.2µsec, T₃=75.04µsec, a=200)とおくと、以下のように
«LME49720(OpenLoop) → ラグ・リードフィルタ → 逆RIAA+ラグ・リードフィルタのフィードバック・ループ»
の形に書き換えられます。

H (s) = \frac{- \frac{R_{1} C_{6} s + 1}{(R_{1} + R_{6}) C_{6} s + 1} G (s)}{1 + \frac{1}{\frac{(T_{1} s + 1) (T_{3} s + 1)}{a (T_{2} s + 1)} \frac{(R_{1} + R_{6}) C_{6} s + 1}{(R_{1} + R_{6} + \frac{R_{17} R_{18}}{R_{17} + R_{18}}) C_{6} s + 1}}}

元の回路図のリファレンス番号と下の一巡ループシミュレーション用回路のリファレンス番号との対応を列挙します。

R₁

R₆

R₁₇

R₁₈

C₁

逆RIAAフィルタ → E1, C1, C2, R2, R3, R4, R5, R14, R15

G(s)

DCサーボ
(PREV)

回路設計

(NEXT)
製作

初段パラ構成平衡入力アンプ

反転NF型EQ

DCサーボ

位相補償