ＤＲＩＶＥＲ　ＵＮＩＴ　ｆｏｒ　ＳＴＡＸ　ＥＡＲＳＰＥＡＫＥＲＳ

を Ｓｔｕｄｙ する

そ　の　２

“Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する”　はこちら
“Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する　その３”　はこちら
“Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する　その４”　はこちら

---

・前回のＳｔｕｄｙで製作したC案による我がＤｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓはその後も快調に動作し、良い音を聴かせてくれている。 ・その後、ダイナミック型ヘッドフォン用のヘッドフォンアンプも幾つか作ったこともあり、ある日、（有限会社）ＳＴＡＸから有償で分けてもらったイヤースピーカー用の接続コネクタＳＲＣ−５Ｐの残り１個が所在なげに転がっているのを目にして、そろそろＤｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓをもう一つ作ってみようかなぁ。という気になったのだった。 ・で、いろいろ考えてその回路はこう。 ・終段のプッシュプルエミッタフォロア周りがややごちゃごちゃした感じであるが、終段素子等の保護のための電流制限回路が付いているだけで、Ａ案そのものだ。 ・と言うわけで今回はＡ案である。

・ここでのＱ１，Ｑ２，Ｑ３の２ＳＣ１７７５Ａ及びＱ４，Ｑ５の２ＳＡ８７２Ａは、それぞれ２ＳＣ２７５２と２ＳＡ７９８ＧのＬＴＳｐｉｃｅ上のダミーである。が、他はそのものである。 ・Ａ案は終段にプッシュプルエミッタフォロアを加えるので、２段目の動作点はＣ案のようにがんばる必要はない。ので２段目の動作点は放熱板を要しないように１．８ｍＡに設定する。そうすると２段目カスコードアンプにＩｃ（max）が１０ｍＡの２ＳＡ１９６８を使えるので、今回はＣ案による製作例とは逆に、初段Ｎチャンネル、２段目Ｐチャンネルの構成とすることにし、初段にデュアルＦＥＴの２ＳＫ３８９ＧＲ、２段目にデュアルＴＲの２ＳＡ７９８Ｇという、共にディスコンの素子をジャンクボックスから現世に引き上げて起用する。また、初段の動作点は特に変更する理由もないので、前回製作したＣ案と同様に１．５ｍＡとする。 ・終段エミッタフォロアには、現行品であるＮＥＣエレクトロニクスの２ＳＣ３８４０と２ＳＡ１４８６を採用する。のは、これらがここに採用できる唯一の素子と思われるからである。これらは耐圧６００Ｖ、Ｉｃ（max）＝１Ａ（パルスなら２Ａ）、全損失１５Ｗで、私が探した限りではこれらに代わり得るコンプリメンタリ品はこの世に見あたらない。ＮＥＣエレクトロニクスにパッケージ違いと思われる２ＳＡ１４１３、２ＳＣ３６３２はあるが、Ｋ式でも端役として使われたことがある２ＳＡ１４００と同じパッケージであり、これらは放熱板への取り付けが困難だ。 ・さて、ここで２段目の２ＳＣ５４６６ｍと２ＳＡ１９６８ｍはモデルパラメータを適当にでっち上げたものである。ので、modokiのｍが付いている。(爆）　また、２ＳＣ３８４０ｍと２ＳＡ1４８６ｍについてもそのモデルパラメータはもどきである。が、２ＳＡ１４８６ｍのモデルパラメータはＮＥＣエレクトロニクスが提供している２ＳＡ１４１３のモデルパラメータそのものとしてある。というのは、２ＳＡ１４１３と２ＳＡ１４８６は同じチップのパッケージ違いではないかと推測されるため。だが、本当にそうかどうかは保証の限りではないのでｍを付けmodokiとした。２ＳＣ３８４０については残念ながらモデルパラメータが提供されていないので、２ＳＡ１４１３のモデルパラメータを参考にして適当にでっち上げた。 ・ところで、２ＳＡ１４１３のモデルパラメータで特徴的なのは、ＣＪＥ=１．３３１６Ｅ−９（１３３１．６ｐF）、TR=３０．９２８E−９（３０．９２８ｎＳ）と、例えばＰＣ＝１５０Ｗの２ＳＡ１９４３のＣＪＥ=５０００ｐＦ、ＴＲ＝５０ｎＳと比較しても明らかなように、高域特性に関与すると思われるこれらのパラメータがパワートランジスタ並に大きいということである。高速と言いながらも高耐圧が故こうならざるを得ないのだろうか。あるいは外観が小振りなだけでもともとパワートランジスタであるということなのか。CＪＣの方は=１４０.６５E-１２（１４０．６５ｐＦ）と少ないとは言えないもののまぁそれなりなので多少救われるのだが、CＪＣの１４０．６５ｐＦとＣＪＥの１３３１．６ｐＦとは実動作時２段目から見た終段の入力容量としてそれなりに効いてくるのではないかと憂慮されるところだ。 ２ＳＣ３８４０ｍについてもしょうがないので一応この点を踏まえてモデルパラメータをでっち上げてある。はたして２段目の動作点１．８ｍＡでこれらを十分にドライブ出来るだろうか。 ・という一抹の不安を感じつつも、まずはこのＡ案のゲイン＆位相−周波数特性をＬＴＳｐｉｃｅで観る。 ・負荷C７を無負荷時相当の０．０１ｐFとＳＲ−３０３負荷時相当の１２０ｐFとした場合のパラメトリック解析。
・結果はこう。 ・オープンゲイン（赤）、クローズドゲイン（緑）、ループゲイン（青）とも、より高域に伸びている方が負荷０．０１ｐF（無負荷相当）の場合で、もう一方が負荷１２０ｐFの場合。 ・低域でオープンゲインは１１８．５ｄB、クローズドゲインは５４ｄB、従ってループゲインは６４．５ｄBとなっている。 ・ループゲイン（青）の１MHｚ以上での挙動がおかしいような感じがするが、所謂電流帰還方式の場合この演算設定では往々にしてこうなる。が、この後観る正弦波応答や方形波応答に問題はないので気にしない。そういう意味ではそもそも演算式の設定が妥当でないのかもしれない。（＾＾；
・なお、アンプ出力には１ｋΩの容量負荷対策抵抗を挿入してある。やはりエミッタフォロアは容量負荷に弱い。この場合も負荷が１２０ｐＦぐらいまでは何とかなるが、それ以上の容量負荷になると、この抵抗がない場合クローズドゲインの１ＭＨｚ付近にピークが生じる。ので、この抵抗を挿入することにする。 ・その当たりを負荷C７を０．０１ｐF（無負荷相当）、１２０ｐF、１，２００ｐＦとし、またそれぞれにおいて、出力にシリーズの抵抗Ｒ４２及びＲ４３を０．１Ω（なしに相当）、１ｋΩとした場合のダブルパラメトリック解析で観る。
・その結果がこれだが、要はクローズドゲイン（緑）の１００ｋＨｚ以上の領域を観れば良い。 ・クローズドゲイン（緑）のラインが５本あるが、０ｄＢとの交点が高域に伸びている順に、Ｃ７＝０．１ｐＦでＲ４２，Ｒ４３が０．１Ωの場合と１ｋΩの場合（２本重なっている）、Ｃ７＝１２０ｐＦ、Ｒ４２＆Ｒ４３＝０．１Ωの場合、Ｃ７＝１２０ｐＦ、Ｒ４２＆Ｒ４３＝１ｋΩの場合、Ｃ７＝１，２００ｐＦ、Ｒ４２＆Ｒ４３＝０．１Ωの場合、そしてＣ７＝１，２００ｐＦ、Ｒ４２＆Ｒ４３＝１ｋΩの場合である。 ・出力にシリーズのＲ４２＆Ｒ４３の１ｋΩがない場合、容量負荷が大きくなるとクローズドゲインの１ＭＨｚ近辺にピークが生じ、すなわち発振の可能性が高くなることが分かる。まぁ、１２０ｐＦまでなら大丈夫と言えないこともないが、こういう余り余裕のない状況で動作させるアンプで発振などを起こすのは全く吉ではないので、１ｋΩの抵抗をシリーズに挿入することにしよう。１ｋΩをつないでおけば、下のとおり全く安定、安全。 ・１ｋΩでは大きすぎないか？という感がないわけではないが、純正のＳＲＭ−３２３Ａには、同様の趣旨と思われる抵抗５．１ｋΩが挿入されているようだし、実際問題この場合は負荷になるものがイヤースピーカーの１２０ｐＦ程度の容量負荷なので全く問題はない。と思う。
・この際、参考として、前回製作したＣ案のゲイン＆位相−周波数特性を観る。ここでもＱ１、Ｑ２、Ｑ３の２ＳＡ９７０とＱ６、Ｑ７の２ＳＣ１７７５Ａはそれぞれ２ＳＡ１１５６と２ＳＣ１５８３ＧのＬＴＳｐｉｃｅ上のダミーである。 ・同様に負荷C３を無負荷時相当の０．０１ｐFとＳＲ−３０３負荷時相当の１２０ｐFとした場合のパラメトリック解析。
・オープンゲイン（赤）、クローズドゲイン（緑）、ループゲイン（青）とも、より高域に伸びている方が負荷０．０１ｐF（無負荷相当）の場合で、もう一方が負荷１２０ｐFの場合である。 ・低域でオープンゲインは１１９．５ｄB、クローズドゲインは５４ｄB、従ってループゲインは６５．５ｄBとなっている。 ・何故かオープンゲインが無負荷相当で６〜７MHｚ以上で一度減衰がゆるやかになる。このためクローズドゲインも同傾向になる。その理由は良く分からないが、この後観る正弦波応答や方形波応答に特段の問題はないのでこれも気にしない。が、多少の影響は出るようだ。
・このＣ案のゲイン＆位相−周波数特性と上のＡ案のゲイン＆位相−周波数特性において明確に違うのは、負荷Ｃ＝１２０ｐＦの場合のオープンゲイン（赤）（したがってループゲイン（青）も同じ）のカットオフ周波数である。Ａ案はこれが無負荷時と変わらないのに対してＣ案ではこれが低域に下がってしまう。のは当然で、Ｃ案ではオープンゲインのカットオフ周波数は負荷のＣの容量の大きさに反比例となるのが理屈だ。Ａ案ではそうはならない点がエミッタフォロアを追加したＡ案の存在理由の一つでもあろう。が、まぁ見方によっては大した違いではないか。(爆）それが故にエミッタフォロアを追加した場合容量負荷で発振しやすくなるということでもあるし。
・次にＡ案に戻って、終段の動作点についてである。 ・その動作点、すなわちアイドリング電流は１０ｍＡとし、保護回路による電流制限値は２０ｍＡに設定する。こうすると、このＡ案の回路なら負荷には４０ｍＡ（±２０ｍＡ）ｐ−ｐの電流をピュアＡ級動作で供給出来ることになる。したがって、その設定なら、負荷１２０ｐFの場合、正弦波５０ｋHzで、この電源電圧でのほぼ最大出力電圧となる３５０Ｖr.m.s.（９９０Vｐ−ｐ）の出力が可能である。というのが理屈である。 ・ので、ＬＴＳｐｉｃｅで負荷Ｃ７＝１２０ｐＦ、２Ｖ（±１Ｖ）ｐ−ｐの５０ｋＨｚ正弦波入力、従って正弦波５０ｋＨｚの１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐ出力が出来るかどうかを観る。
・で、その結果はこう。 ・青が出力電流であり、緑が出力電圧である。綺麗に５０ｋＨｚで１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐの正弦波が出力されている。 ・合わせて終段各トランジスタのコレクタ電流も表示してあるが、それぞれＡ級の範囲で動作しつつ、出力電流を拵えているということが分かる。 ・出力電流が終段トランジスタの保護回路で設定した制限電流の倍（その範囲での動作をＡ級に設定した場合はアイドリング電流の４倍）になるのは、プッシュプル方式のありがたいメリットである。これが終段を定電流回路付きシングルエミッタフォロアにしたＢ案、そしてＣ案では、アイドリング電流（＝定電流回路で設定した電流）の２倍がそのまま出力電流の限界になる。この点だけでもＡ案の採用には意味があると言える。と思う。
・この辺、比較対象としてＣ案の場合を観る。 ・Ｃ案の終段（要するに２段目）の動作点は４．５ｍＡに設定してあるので、制限電流（＝最大電流）は９ｍＡである。Ａ案の１／４．４４だ。従って、これで負荷１２０ｐFにおいて、この電源電圧でのほぼ最大出力電圧となる３５０Ｖr.m.s.（９９０Vｐ−ｐ）の出力が可能な周波数は、Ａ案の１／４．４４の１１．２５ｋHzまでとなる。というのが理屈である。 ・ので、ＬＴＳｐｉｃｅで負荷Ｃ７＝１２０ｐＦ、２Ｖ（±１Ｖ）ｐ−ｐの１１．２５ｋＨｚ正弦波入力、従って正弦波１１．２５ｋＨｚの１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐの出力状況を観る。
・で、その結果はこう。 ・赤が出力電流であり、緑が出力電圧である。綺麗に１１．２５ｋＨｚで１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐの正弦波が出力されている。 ・合わせて終段（＝２段目）各トランジスタのコレクタ電流も表示してある。この場合は当然だがそれぞれＡ級の範囲で動作しつつ、差動アンプの正弦波出力と定電流回路の吸い込み電流とで出力電流が拵えらているということが分かる。し、その電流変化域が０ｍＡから９ｍＡの限界に近い状況にあることや、出力電流の変化範囲が９ｍＡ（±４．５ｍＡ）ｐ−ｐと２段目差動アンプ（Ｑ６＆Ｑ７）の変化可能範囲と同じであることも分かる。
・ところで、Ｂ案、Ｃ案では不可能なＡ案のもう一つのメリットは、終段をＢ級で動作させることが可能なことである。 ・終段アイドリング電流をバイアス発生回路で調整して１ｍＡとするとこうなる。保護回路による電流制限値は２０ｍＡと同じに設定してある。 ・この場合、負荷Ｃ７＝１２０ｐＦ、２Ｖ（±１Ｖ）ｐ−ｐの５０ｋＨｚ正弦波入力、従って出力正弦波５０ｋＨｚの１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐを出力した場合どうなるのかを観る。
・その結果はこう。 ・青が出力電流であり、緑が出力電圧である。Ｂ級動作でも綺麗に５０ｋＨｚで１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐの正弦波が出力されている。 ・合わせて終段各トランジスタのコレクタ電流も表示してあるが、それぞれＢ級でスイッチング動作しつつ、出力電流を拵えていることが分かる。 ・この場合でも、出力電流は終段トランジスタの保護回路で設定した制限電流２０ｍＡの倍の４０ｍＡ（±２０ｍＡ）ｐ−ｐとなっている。 ・この場合は終段の損失は非常に小さくなるが、それも終段プッシュプル方式のありがたいメリットである。エコの時代だから、Ａ案を終段Ｂ級で動作させるのは今的に有力な選択肢かもしれない。
・次に方形波応答を観る。 ・最初にＣ案を観る。 ・入力は２Ｖｐ−ｐの１０ｋＨｚ方形波と１００ｋＨｚ方形波で、出力１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐと、要するにこの電源電圧ではほぼ最大出力の場合と、入力を半分の１Ｖｐ−ｐの１０ｋＨｚ方形波と１００ｋＨｚ方形波とした場合について、それぞれ負荷を無負荷相当の０．０１ｐＦと１２０ｐＦとするパラメトリック解析で、無負荷の場合と負荷１２０ｐＦの場合を一挙に観る。
・結果はこう。 ・緑が負荷０．０１ｐＦ（無負荷相当）の場合であり、赤が負荷１２０ｐＦの場合である。 ・無負荷相当の場合は１，０００Ｖｐ−ｐの１０ｋＨｚ方形波が綺麗に出力されている。１００ｋＨｚ方形波応答も無負荷の場合非常に良好だ。その立ち上がり波形から観てスルー・レートは１，０００Ｖ／ｕＳを優に超えている。 ・負荷１２０ｐＦの場合は、終段（この場合は＝２段目）の負荷１２０ｐＦへの最大供給電流が定電流回路で設定した４．５ｍＡであるので、これによりここでスルー・レートが４．５ｍＡ／１２０ｐＦ＝３７．５Ｖ／ｕＳに制限される。その結果が赤の方形波応答波形である。
10kHz　入力２Ｖｐ−ｐ	100kHz　入力２Ｖｐ−ｐ
10kHz　入力１Ｖｐ−ｐ	100kHz　入力１Ｖｐ−ｐ
・上右側の１００ｋＨｚ入力２Ｖｐ−ｐの場合の赤の応答波形の傾きでそのスルー・レートを計算すると、４ｕＳで２５０Ｖ程度の立ち上がり、すなわち２５０Ｖ／４ｕＳ＝６２．５Ｖ／ｕＳと、理屈以上のスルー・レートとなっている。のだが、それはシミュレーションで観ると方形波の立ち上がり、立ち下がりの瞬間に何故か定電流回路で設定した４．５ｍＡの倍近い電流が流れるためのようだ。現実にもそうなるのかどうかは不明。（＾＾；　だが、負荷１２０ｐFの場合はこのスルー・レートに規定されて方形波応答が赤のものになっているということである。 ・なお、１，０００Ｖｐ−ｐ出力ではあまり目立たないが、無負荷相当時の方形波応答に僅かながらプリシュートが生じている。それが入力を１Ｖｐ−ｐとして出力５００Ｖｐ−ｐの方形波応答では明確になっている。これは多分上で観たゲイン＆位相−周波数特性において、Ｃ案のオープンゲインが無負荷相当で６〜７MHｚ以上で一度減衰がゆるやかになっていることによるものと思われる。 ・が、総じて非常に良好な過渡特性である。
・次にＡ案である。 ・これも、入力は２Ｖｐ−ｐの１０ｋＨｚ方形波と１００ｋＨｚ方形波で、出力１，０００Ｖ（正確には９６７．７４Ｖ）ｐ−ｐとこちらもこの電源電圧ではほぼ最大出力の場合と、入力を半分の１Ｖｐ−ｐの１０ｋＨｚ方形波と１００ｋＨｚ方形波とした場合について、それぞれ負荷を無負荷相当の０．０１ｐＦと１２０ｐＦとするパラメトリック解析で、無負荷の場合と負荷１２０ｐＦの場合を一挙に観る。
・これも緑が無負荷相当の場合、赤が負荷１２０ｐＦの場合であるが、C案との比較で明らかなのは、 �@無負荷相当の場合の立ち上がり、立ち下がりの早さ、要するにスルー・レートはC案より小さいこと。 �A負荷１２０ｐFの場合のスルー・レートは逆にC案より大きいこと。 である。 ・�Aは、終段にエミッタフォロアを付加してその制限電流を２０ｍAとC案（４．５ｍA）の４．４４倍に設定してあるのだからこれは当然であり、逆にこうならなければA案の意味がない。この場合２０ｍA／１２０ｐF＝１６７V／ｕＳのスルー・レートとなるというのが理屈である。が、上右側の１００ｋＨｚ入力２Ｖｐ−ｐの場合の赤の応答波形の傾きでそのスルー・レートを計算すると、４ｕＳで７００Ｖ程度の立ち上がり、すなわち７００Ｖ／４ｕＳ＝１７５Ｖ／ｕＳと、理屈以上のスルー・レートとなっている。のは、制限電流が正確に２０ｍＡではなく、それをやや超えた数値になっているためだろう。 ・無負荷時のスルー・レートは、上右側の１００ｋＨｚ入力２Ｖｐ−ｐの場合の緑の応答波形の傾きで計算すると、最初高速で徐々に低速になる波形なのだが、平均すれば１０００Ｖ／４ｕＳとして２５０Ｖ／ｕＳといったところだ。
10kHz　入力２Ｖｐ−ｐ	100kHz　入力２Ｖｐ−ｐ
10kHz　入力１Ｖｐ−ｐ	10０kHz　入力１Ｖｐ−ｐ
・Ａ案とＣ案のこのような違いは、Ａ案とＣ案では無負荷時のスルー・レートを規定している所以のものが異なっているためだ。Ｃ案の場合それは初段の電流と２段目のＴＲの入出力間の位相補正容量０．５ｐＦである。のに対して、Ａ案では２段目の電流と終段ＴＲのＣｏｂ等の容量となる。のは、Ａ案は２段目の動作点を定電流回路で１．８ｍＡとしているので最大供給電流も１．８ｍＡであるところ、終段ＴＲのＣｏｂ等の容量はデバイスモデルのパラメータで見たとおりパワートランジスタ並の大きさがあるので、ここでのスルー・レートの方が小さくなってこれが無負荷時のスルー・レートを規定することとなる。 ・ということが想定されたので、もし、ここでのスルー・レートが終段の動作電流と負荷１２０ｐＦで規定されるスルー・レートよりも小さくなったらＡ案の意味がなくなってしまうなぁ。。。と憂慮したのである。 ・が、結果としては、終段の動作電流と負荷１２０ｐＦで規定されるスルー・レートより小さくなることはなく、２５０Ｖ／ｕＳ程度のスルー・レートが得られるという占いである。であれば他に選択できる素子がないのだからこれは十分満足すべき結果だ。 ・すなわち、これならＡ案を製作する意味があるというもの。ということになる。良かった。良かった。（＾＾） ・なお、Ａ案ではＣ案のようなプリシュートは生じていない。
・ところで、もし、この状況をさらに改善したいとなれば方策は二つ。一つは２段目の動作電流を増やすこと。二つは終段エミッタフォロアをダーリントン接続にしてその前段にはＣｏｂ等の小さいトランジスタを起用すること。だ。 ・２段目の動作電流を増やすと、Ｉｃ＝５ｍＡ以下で使うべきカスコード回路の２ＳＡ１９６８が厳しくなるほか、損失も増えるので２段目カスコード回路と定電流回路のトランジスタに放熱板を背負わせたりしなければならなくなる。ので、あまりやりたくない。ので、終段をダーリントン接続にする方法を観る。ダーリントン前段トランジスタは低Ｃｏｂの２ＳＣ２７０５と２ＳＡ１１４５である。
・結果はこう。 ・同じく、緑が負荷０．０１ｐＦ（無負荷相当）の場合であり、赤が負荷１２０ｐＦの場合である。 ・上右側の１００ｋＨｚ入力２Ｖｐ−ｐの場合の応答波形で明らかだが、無負荷相当時（緑）のスルー・レートが８００Ｖ／ｕＳ程度に改善され、これに伴って１２０ｐＦ負荷時のスルー・レートまで８００Ｖ／４ｕＳ＝２００Ｖ／ｕＳ程度と理論値以上のものになってしまっているが、これもＣ案同様シミュレーションで観ると方形波の立ち上がり、立ち下がりの瞬間に何故か制限電流値以上の電流が流れるためのようだ。 ・で、これが終段をダーリントン接続とした効果ということになる。 ・が、２ＳＡ１１４５、２ＳＣ２７０５は耐圧の関係で実際にここに採用することは不可能である。
10kHz　入力２Ｖｐ−ｐ	100kHz　入力２Ｖｐ−ｐ
10kHz　入力１Ｖｐ−ｐ	10０kHz　入力１Ｖｐ−ｐ
・この場合耐圧的には６００Ｖが必要であるので、ダーリントン接続としようとしても現実に前段に採用できるのは、後段と同じ２ＳＡ１４８６と２SC３８４０以外にない。ので、こうなってしまう。 ・これでは２段目に対する高域での負荷効果が同じなので全く意味がないだろうことは容易に想定される。のだが、念のため同様に方形波応答を観ておく。
・結果はダーリントン接続でない場合と寸分変わらない。想定通りである。 ・ので、現実的には終段をこのようにダーリントン接続とする選択肢はない。
10kHz　入力２Ｖｐ−ｐ	100kHz　入力２Ｖｐ−ｐ
10kHz　入力１Ｖｐ−ｐ	10０kHz　入力１Ｖｐ−ｐ
・次に、１ｋＨｚ正弦波入力の場合のＦＦＴ解析で歪みの様子を観る。 ・最初は入力２Ｖｐ−ｐ、すなわち出力は１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐと、ほぼ最大出力の場合。
・その結果はこう。 ・まずはバランス出力の一方（ＯＵＴ＋）のＦＦＴ。かなり高調波のオンパレードであり、最大の高調波が２次でそのレベルは基本波の−５０ｄＢ弱となっており、ＬＴＳｐｉｃｅの占う歪率は、 ・Ｔotal Harmonic Distortion: 0.222101%。
・こちらは同じく出力１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐ時のバランス出力のＦＦＴ。要するにドライブアンプ本来の出力のＦＦＴ。 ・バランス出力では偶数次高調波が打ち消されて大幅に減少し、その歪率も ・Total Harmonic Distortion: 0.019272%　と１／１０以下になった。最大出力時にこのレベルは、かなり低歪みと言えるのではなかろうか。
・次に、入力を０．５６５７Ｖｐ−ｐとして出力を２８２Ｖｐ−ｐ（要するに１００Vr.m.s．）とした場合。 ・まずはバランス出力の一方（ＯＵＴ-）のＦＦＴだが、結果は、 ・Total Harmonic Distortion: 0.056415%。
・次に、１００Vr.m.s．出力時のバランス出力のFFT。 ・Total Harmonic Distortion: 0.001413%　とこの場合も偶数次高調波が激減して歪率は１／４０である。 ・ＳＴＡＸの純正品と同様、公称歪率０．０１％以下（１ｋＨｚ　１００Vr.m.s．）といって良いかも。（＾＾）
・参考までにC案についても同様にして１ｋＨｚ正弦波入力の場合のＦＦＴ解析で歪みの様子を観る。
・最初は入力２Ｖｐ−ｐ、すなわち出力１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐと、C案においてもほぼ最大出力の場合のバランス出力の一方（OUT1)のFFTであるが、スペクトル的にはＡ案によく似ている。 ・で、ＬＴＳｐｉｃｅの占う歪率は、 ・Total Harmonic Distortion: 0.302909% ・Ａ案（0.222101%）より０．１ポイント多い。
・次に、同じく出力１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐ時のバランス出力のＦＦＴ。 ・Ｃ案でもバランス出力では偶数次高調波が打ち消されて大幅に減少し、その歪率も ・Total Harmonic Distortion: 0.019304%　とＣ案でも１／１６に激減である。 ・が、これも、Ａ案（0.019272%）より僅かに多い。
・次に、入力を０．５６５７Ｖｐ−ｐとして出力を２８２Ｖｐ−ｐ（要するに１００Vr.m.s．）とした場合。 ・まずはバランス出力の一方（ＯＵＴ２）のＦＦＴだが、結果は、 ・Total Harmonic Distortion: 0.034889% ・今度はＡ案（0.056415%）より低歪率になった。
・次に、１００Vr.m.s．出力時のバランス出力のFFTであるが、 ・Total Harmonic Distortion: 0.001046%　とこの場合も偶数次高調波が激減して歪率は１／３３であり、これもＡ案（0.001413%）より僅かながら低歪率である。
・愚考するに、ＬＴＳｐｉｃｅの占い結果ではＣ案のオープンゲインの方がＡ案のオープンゲインより僅かに大きいので、両者はクローズドゲイン設定が同じだからＮＦＢについてはＡ案よりＣ案の方が僅かに大きい。したがって、Ｃ案の歪率がＡ案より良くなるのは理屈であろう。出力１，０００Ｖｐ−ｐの大出力時にＡ案の方の歪率が良いのは、ここではＡ案の電源電圧を想定の±２７０Ｖ、Ｃ案の電源電圧を現実の±２６０Ｖと、Ａ案に有利に設定した結果と解するのが妥当だろう。一方、Ａ案はＣ案に比べれば終段エミッタフォロアを加えて回路がより複雑になったにもかかわらず殆どＣ案と同程度の歪率であり、それを勘案すれば良好な結果と判断して良いのではないか。と思う。
・Ａ案で終段エミッタフォロアをＢ級動作とした場合はどうか。 ・同様に観る。
・最初は入力２Ｖｐ−ｐ、すなわち出力１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐの出力の場合の一方（OUT＋)のFFT。 ・ＬＴＳｐｉｃｅの占う歪率は、 ・Total Harmonic Distortion: 0.256709% ・Ａ級の場合の歪率が0.222101%であったから、僅かに悪いという結果だ。
・次に、同じく出力１，０００Ｖ（正確には９６９．７４Ｖ）ｐ−ｐ時のバランス出力のＦＦＴ。 ・Total Harmonic Distortion: 0.009242% ・なんと、Ａ級の場合の歪率（0.019272%）より低歪率という結果である。
・次に、入力を０．５６５７Ｖｐ−ｐとして出力を２８２Ｖｐ−ｐ（要するに１００Vr.m.s．）とした場合。 ・まずはバランス出力の一方（ＯＵＴ-）のＦＦＴだが、結果は、 ・Total Harmonic Distortion: 0.061501% ・この場合はやはりＡ級の場合の歪率（0.056415%）より多い。
・が、１００Vr.m.s．出力時のバランス出力のＦＦＴであるが、 ・Total Harmonic Distortion: 0.001003%　とこの場合もＡ級の場合の歪率（0.001413%）より低歪率との占い結果だ。
・すなわち、Ａ案において終段エミッタフォロアがＡ級動作の場合とＢ級動作の場合では、バランス動作の一方の出力自体ではＢ級の場合の歪率の方が大きいが、バランス出力はＡ級動作よりＢ級動作にした方が歪率が小さいということである。 ・う〜む。。。にわかには信じがたい結果であるが、これが事実であれば、Ａ案において終段Ｂ級動作を採用することは、エコの観点だけではなくこの点でも有力な選択肢である。ということになる。

・といったところで、下手な検討は終了とし、実際にＡ案によるＤｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓを作ってみる。 ・その回路はこう。 ・要するにシミュレートしたＡ案そのものである。
・初段と２段目の差動アンプには、もとより特性の揃った素子で差動アンプ用に設えられ、熱結合の手間もないデュアルＦＥＴ、ＴＲを使いたい。ので、初段には東芝のデュアルＦＥＴ２ＳＫ３８９。とうにディスコンであるが我が家のジャンクボックスに眠っていたのでこれを使う。ランクはＧＲのものしかなかったのだが、動作点を１．５ｍＡとするので問題はない。 ・で、２段目差動アンプにはＫ式ではお馴染みの三菱のデュアルＴＲ、２ＳＡ７９８Ｇ。これは文句のないところ。が、これもとうにディスコンであるのでジャンクボックスから引き上げて起用する。 ・初段のカスコード回路と定電流回路にはＮＥＣの耐圧４００Ｖの現行品２ＳＣ２７５２を起用してみた。Ｃ案でこの部分に採用した２ＳＡ１１５６のコンプリとなるＴＲである。 ・二段目のカスコード回路と定電流回路はＣ案と同じ三洋の２ＳＡ１９６８と東芝の２ＳＣ５４６６。これらも現行品だが、２ＳＡ１９６８に代わりうるＴＲは他にないし、２ＳＣ５４６６に代わりうるＴＲも多くはない。 ・位相補正のコンデンサがわざわざ１ｐＦの２個シリーズになっているのは５００Ｖ耐圧の１ｐＦのマイカコンデンサしか入手出来なかったため。耐圧６００Ｖ以上の０．５ｐＦのものがあればこうする必要はない。のは、C案の時と同じ。
・終段にバイアスを与えるバイアス回路のトランジスタは東芝の現行品２ＳＣ３４２３Yにしてみた。低Ｃｏｂ、高ｆｔであり容易に手に入る。また、その形状が終段と熱結合するのに接着等の手間がいらないのでこの場合使いやすい。 ・終段エミッタフォロアにはＮＥＣの現行品２ＳＡ１４８６と２ＳＣ３８４０を起用した。データシートでは高速度高耐圧スイッチング用とある。が、上でも述べとおり、これら以外にここに起用できるＴＲは見あたらない。また、高耐圧ＴＲのｈＦＥは標準値で２０とか３０とか大概小さいのだが、この２ＳＡ１４８６と２ＳＣ３８４０は６００Ｖの耐圧があって、ｈＦＥはＫランクで６０〜１２０と、とりあえず普通程度にある。その意味でも希有なＴＲだ。勿論Ｋランクを起用した。 ・惜しむらくは、この２ＳＡ１４８６と２ＳＣ３８４０の耐圧が８００Ｖあれば、今回の回路で電源電圧を±３６０Ｖ程度とすることにより、出力５００Ｖr.m.s．も狙えたであろうことだ。　が、叶わぬ夢である。 ・で、その保護回路（電流制限回路）のトランジスタはどこにでもある東芝の２ＳＡ１０1５と２ＳＣ１８１５。 ・また、終段のアイドリング電流設定だが、まぁＢ級でも良いのだが、Ａ級動作でも対応できるように放熱条件を備えたケースを用意したこともあり、まずはＡ級動作にすることとしよう。したがってアイドリング電流は１０ｍＡ、そして、保護回路による電流制限は２０ｍＡとする。要するにシミュレートした設定と同じである。２ＳＣ３８４０のＡＳＯが高圧側で厳しく、この電圧でもこの辺が限界ということでもある。（追記：規格表から見ると、アイドリング時はぎりぎりＯＫだが、実動作時には限界を超えている可能性がある。ので、真似をしてはいけない。）
・そして、その電源部はこう。
・電源トランスは、今回はアンプ部の消費電流が前回製作したＣ案より大きいので容量を増やし、（株）フェニックスからＲＡ８０仕様でＲコアトランスを入手した。整流ダイオードはＣ案で使用したのと同じ日立のＶ１９Ｇ。 ・平滑ケミコンは日本ケミコン(株)のＫＭＨねじ端子型２２０ｕＦ・４００Ｖ。別にＣ案で使ったのと同じ３５０Ｖ耐圧のもので良かったのだが、たまたま買いに行った販売店で切れていたので４００Ｖ耐圧のものになった。 ・プロバイアス用のコッククロフト・ウォルトン回路のコンデンサーはＣ案を作ったときの余り物でニッセイのメタライズドポリエステルフィルムＭＭＣあたりと思われる６３０Ｖ０．０１ｕＦのフィルムコンデンサー。 ・と、まぁ、電源部はＣ案と基本的に同じで何の変哲もない普通の回路である。

		・ケースは、側板が放熱器構造となっている(株)タカチ電機工業のＨＹ９９−３３−２３ＳＳ。 ・放熱設計からすると、ＨＹ９９の側板の熱抵抗は１．３８°Ｃ／Ｗなので、計算してみると、終段Ａ級でアイドリング電流を１０ｍＡとしてその損失は１個当たり２７０Ｖ＊１０ｍＡ＝２．７Ｗ、終段トランジスタの内部熱抵抗は（１５０−２５）／１５＝８．４°Ｃ／Ｗ、さらに絶縁シートの熱抵抗を１°Ｃ／Ｗとして、終段トランジスタの温度上昇は、４×２．７Ｗ×１．３８°Ｃ／Ｗ＋２．７Ｗ×（８．４°Ｃ／Ｗ＋１°Ｃ／Ｗ）＝１４．９０４°Ｃ＋２５．３８°Ｃ＝４０．２８４°Ｃなので、周囲温度は１００°Ｃでも大丈夫ということになる。 ・ので、放熱設計的にはＨＹ９９は過剰なのだが、幅３３ｃｍ、奥行き２３ｃｍのケースにトランスやケミコンを収め、放熱器へのトランジスタの取り付けも考えた場合、アンプ部は基板もろともに放熱器構造の側板に取り付ける以外には収まりそうにはなく、そうするとＡＴ−１の各辺の長さは８６ｍｍであるから、側板は幅が９１ｍｍのＨＹ９９サイズが最低限必要ということになる。ので、ＨＹ９９−３３−２３ＳＳとなった。 ・で、その側板にアンプ基板を取り付けるのだが、その姿が左。側板の幅にあまり余裕がないので下手をすると収まらなくなるのだが、なんとかぎりぎりで収まった。（＾＾）
		・横から見た姿。 ・３ｍｍ厚５０ｍｍ×５０ｍｍのＬ字アングルで出力トランジスタと側板を連結するのが基本構造。 ・さらに、３ｍｍ厚５０ｍｍ×５０ｍｍのＬ字アングルに１．５ｍｍ厚１５ｍｍ×１５ｍｍのＬ字アングルでアンプ基板を取り付けるための桟を組んで、これらを放熱器構造の側板にタップを切って固定する。 ・もちろん３ｍｍ厚５０ｍｍ×５０ｍｍのＬ字アングルが側板と接触する面には放熱効果を十分に得るためのシリコングリースを塗ってある。 ・基板はアルミアングルの桟にスペーサーを取り付けてその上に搭載する。
		・基板の正面から見た姿。 ・出力トランジスタはフル・アイソレーションタイプではないので、絶縁マイカ（一部は、ジャンクボックスにあった絶縁シート）を挟んで３ｍｍ厚５０ｍｍ×５０ｍｍのＬ字アングルに取り付ける。もちろんこれらにもシリコングリースを塗って放熱効果に抜かりなきを期す。 ・５０ｍｍ×５０ｍｍのＬ字アングルの上に、ジャンクボックスに沈んでいたＡＴ−１の切れ端を再利用して取り付け、これに終段のバイアス発生トランジスタとそのための一部の抵抗を取り付けて終段トランジスタとバイアス発生用トランジスタを熱結合している。 ・終段トランジスタには１００Ωものエミッタ抵抗を付けてあるので、あえて熱結合して温度補償をする必要性はないのではないか？というとその通りだろうとは思うが、電源電圧の高いアンプなので、まずは万全を期して熱結合による温度補償もすることとしたもの。
		・とりあえずケース内に構成部品を収めてみた姿。 ・トランスと電源基板は、前面パネルと背面パネル間に１．５ｍｍ厚１５ｍｍ×１５ｍｍのＬ字アングルで桟を渡してこれに取り付ける。ケースの奥行きが２３ｃｍしかないので、ぎりぎりのところだがなんとか収まった。 ・平滑ケミコンは、トランスの上空スペースを活用して背面パネルに取り付ける。 ・また、ボリュームはＣ案同様東京コスモス電機（株）のＲＶ３０ＹＧを使い、その配置もＣ案同様前面パネルのど真ん中にした。ので、これも前回製作したＣ案同様のトンちゃん顔になる。（＾＠＾） ・なお、入力ピンジャックが２組付いているのが見える。のは、入力を２系統にするものではなく、２組を並列につないで、一方から入力信号をスルー出力しようとするもの。要するにＳＴＡＸ純正ドライブアンプの真似である。実際、これがあると実に便利なので。（＾＾）
		・ケースに収まることを確認して、後は調整と確認をしながら配線をする。当然だが今回も作業は注意深く進める。電源電圧が高圧だから誤って感電したら命に係わる。ので、電源を入れて調整する際は両手にゴム手袋をする。 ・まずは電源部の配線をして、その出力電圧、プロバイアスの電圧を確認する。電源出力は無負荷では電源遮断後も電解コンデンサーに電荷がとどまって長時間高電圧が出力されるので危険だ。から、正負両出力に５１ｋΩ２Ｗ抵抗を仮設して測ってみる。と、プラスマイナスとも２８５Ｖ。プロバイアスの電圧は４．７ＭΩ手前で測って５９０Ｖ。両方ともこの負荷電流でこの電圧は想定よりちょっと低いかも。。。（＾＾； ・が、問題ではない。ので、次に片チャンネルずつアンプ部の配線を行い調整する。アンプ調整の際は側板をケースから外せば良いので楽々である。初段のトリマーと２段目のトリマーは中央、バイアス回路のトリマーは最大にし、プラス電源とアンプ間に電流計（テスター）をつないで、間違いはないよなぁ〜と自らに確認し、緊張の瞬間。電源スイッチオン！ ・結果、電流計（テスター）の針が動いて２５ｍＡを指して止まった。にんまり。（＾＾）　この時点で正常動作をほぼ確信。が、しばしそのままで異音、異臭等がないことを確認する。 ・後は、初段トリマーでＯＵＴ＋とＯＵＴ−の電位差が０Ｖになるように調整し、２段目トリマーでＯＵＴ＋（ＯＵＴ−を見ても良い）の対アース電圧が０Ｖになるよう調整し、次に終段のアイドリング電流をエミッタ抵抗の１００Ωの両端電圧で測ってこれが１Ｖ（アイドリング電流１０ｍＡ）になるよう、バイアス回路のトリマーで調整する。これもＯＵＴ＋側、ＯＵＴ−側ともうまくいった。ので、再度ＯＵＴ＋とＯＵＴ−の電位差、それらの対アース電圧を確認し調整をする。で、もう一方のチャンネルも同様に調整する。と、こちらもうまくいった。よかったー。（＾＠＾） ・結果、ＯＵＴ＋とＯＵＴ−の対アース電圧は電源オン後マイナス側からプラス側へややドリフトするが、ＯＵＴ＋とＯＵＴ−間の差電圧は殆どドリフトしない。し、終段のアイドリング電流は電源オン直後から１０ｍＡにぴたりと張り付き、その後発熱で暖まってもぴくりとも変動しない。 ・で、最後にまた電源電圧とプロバイアス電圧を確認する。と、電源電圧は±２６０Ｖ、プロバイアス電圧は４．７ＭΩ手前で測ってちょうど規格値の５８０Ｖとなった。今回は、所要電流の増加を見越してトランスの容量を増やし、想定電流でも電源電圧は前回のＣ案より高くなって±２７０Ｖ程度になるのではないかと考えていたのだが、この点では想定が外れた。が、設計値の±２５０Ｖは超えているので問題はない。結果的には、仕上がり電源電圧やコッククロフト・ウォルトン回路入り口の分圧抵抗など、前回製作したＣ案と全く同じになった。

・と、調整も済んだので、次にアンプの動作が適切かどうかを方形波応答等で観じる。
１０ｋＨｚ	１００ｋＨｚ	・参考までに、ＬＴＳｐｉｃｅの占い波形も観じておく。この場合、アンプの入力には実機と同様に２ｋΩと１００ｐＦのローパスフィルターを入れ、ローパスフィルターの入り口に入力方形波を加える。ので、入力ローパスフィルター込みの応答波形になる。が、その場合ローパスフィルターのカットオフ周波数は７９６ｋＨｚなので実際のところあまりその影響はない。入力は１０ｋＨｚと１００ｋＨｚの方形波で、振幅は１Ｖ（±０．５Ｖ）ｐ−ｐ、出力は無負荷である。 ・で、ＬＴＳｐｉｃｅの占う出力応答波形が左。赤が正相側出力、青が逆相側出力、そして緑がバランス出力。やはりローパスフィルタの影響は余りなく上で観たのと同様に２５０Ｖ／ｕＳ程度のスルー・レートだ。
Ｌ−ｃｈａｎｎｎｅｌ １０ｋＨｚ　５０Ｖ／ｄｉｖ	Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ	・まずは左チャンネル。 ・オシロにバランス入力はないので、正相出力と逆相出力を二現象で観たものである。入力は１Ｖｐ−ｐなので、出力は２５０Ｖｐ−ｐと、ほぼ最大出力の１／２。負荷は無負荷。 ・１０ｋＨｚの方形波応答を観ると、ＬＴＳｐｉｃｅの占い波形に良く似ており、占いもまんざらではないことが分かるのだが、実機の方の立ち上がり、立ち下がりのピーク、ディップが大きい。 ・また、１０ｋＨｚの方形波応答でも、その立ち上がり、立ち下がりのスピードが占い波形より遅く、スルー・レートも占い結果ほどはないことが分かる。
Ｒ−ｃｈａｎｎｎｅｌ １０ｋＨｚ　５０Ｖ／ｄｉｖ	Ｒ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ	・こちらは右チャンネル。 ・左チャンネルに殆ど同じようである。 ・こちらで１００ｋＨｚ方形波応答を観るとＬＴＳｐｉｃｅの占い波形と比較して明確なのだが、やはり立ち上がり、立ち下がりのスピードが遅く、したがって、スルー・レートは想定より小さい。という結果である。 ・ＬＴＳｐｉｃｅの占いでは杞憂に終わったと安心してしまったのだが、もしかするとその危惧が現実になってしまったかな。。。（＾＾；
Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ	R−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ	・そこで、二現象の一方を反転させて両出力を加算し、間接的にバランス出力を観たものがこれであるが、これで観ると出力５００Ｖｐ−ｐと最大出力のほぼ半分の場合において、２ｕＳで２５０Ｖ立ち上がっており、したがってスルー・レートは１２５Ｖ／ｕＳということになる。 ・ＬＴＳｐｉｃｅの占いでは２５０Ｖ／ｕＳ程度だから、その半分だ。 ・結果、終段の動作電流と負荷１２０ｐＦで規定されるスルー・レート、すなわち、２０ｍＡ／１２０ｐＦ＝１６６．７Ｖ／ｕＳ以下ということになってしまった。（爆）
Ｌ−ｃｈａｎｎｎｅｌ ７５ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ	Ｒ−ｃｈａｎｎｎｅｌ ７５ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ	・が、この場合の方形波は過大出力時ではなく、最大出力の半分の出力の場合のものなので、正しいスルー・レートを表現していない可能性がある。 ・ので、２現象２５０Ｖｐ−ｐ（バランスで５００Ｖｐ−ｐ）出力で、正弦波がどの周波数まで三角波にならずに正弦波として出力できるかでスルー・レートを測ることにしてみると、各相７５ｋＨｚ〜８０ｋＨｚ程度までは２５０Ｖｐ−ｐの正弦波が出力出来る。 ・となると、スルー・レート＝π×７５ｋＨｚ〜８０ｋＨｚ×５００Ｖｐ−ｐ＝１１７．７５Ｖ／ｕＳ〜１２５．６Ｖ／ｕＳ。なので、やはり、１２５Ｖ／ｕＳ程度のスルー・レートだ。
・う〜ん。。。、これでは、終段の動作電流と負荷１２０ｐＦで規定されるスルー・レート、すなわち、２０ｍＡ／１２０ｐＦ＝１６６．７Ｖ／ｕＳ以下であるから、わざわざこのＡ案でドライブアンプを製作する意味がかなり抹殺されてしまう。ｏｒｚ ・のだが、ものは考えようであり、１２５Ｖ／ｕＳのスルー・レートがあれば、１２０ｐＦの負荷において、この電源電圧で可能と思われる最大出力９６７．７Ｖｐ−ｐを１２５／（π×９６７．７）＝４１．１ｋＨｚの正弦波まで出力出来るということなのである。前回製作したＣ案ではこれが１１．２５ｋＨｚの正弦波までであったから、これに比べれば帯域は３．６５倍高域に伸びたということであり、十分に今回のＡ案を製作した意味がある結果ではないか。（＾＠＾） ・ので、これで行こう。（＾＾）
・と、思ったのだが、やはりその改善策を検討してみる。 ・そのために、前回製作したＣ案についても同様に観ておく。 ・情報は多いほど判断が適切になる可能性が高まる。
１０ｋＨｚ	１００ｋＨｚ	・こちらも、まずは、ＬＴＳｐｉｃｅがどのように占うか観じる。 ・この場合も、アンプの入力には実機と同様に２ｋΩと１００ｐＦのローパスフィルターを入れ、ローパスフィルターの入り口に入力方形波を加える。入力は１０ｋＨｚと１００ｋＨｚの方形波で、振幅は１Ｖ（±０．５Ｖ）ｐ−ｐ、出力は無負荷というのも同じ。 ・で、ＬＴＳｐｉｃｅの占う出力応答波形が左。赤が正相側出力、青が逆相側出力、そして緑がバランス出力。この場合はローパスフィルターの影響が出るのか、５００Ｖ／ｕＳ程度のスルー・レートとなっている。
Ｌ−ｃｈａｎｎｎｅｌ １０ｋＨｚ　５０Ｖ／ｄｉｖ	Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ	・まずは左チャンネル。 ・これも正相出力と逆相出力を二現象で観たもので、入力は１Ｖ（±０．５Ｖ）ｐ−ｐ、出力は２５０Ｖ（±１２５Ｖ）ｐ−ｐ、負荷は無負荷である。 ・１０ｋＨｚの方形波応答を観ると、ＬＴＳｐｉｃｅの占い波形ほど美しくはなく、今回製作したＡ案同様、立ち上がり、立ち下がりにピーク、ディップが生じている。が、その出現の仕方が今回のＡ案とは逆になっている。のは、Ａ案はプラス電圧側に２段目差動アンプがあるのに対してＣ案はマイナス電圧側に２段目差動アンプがあるためだろう。
Ｒ−ｃｈａｎｎｎｅｌ １０ｋＨｚ　５０Ｖ／ｄｉｖ	Ｒ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ	・立ち上がり、立ち下がりのスピード、すなわちスルー・レートについては、この場合１０ｋＨｚ方形波応答では判別することが出来ない、という程度のスピードはありそうだ。 ・で、右チャンネル。 ・ほとんど左チャンネルに同じである。 ・こちらで１００ｋＨｚ方形波応答を観ると、ＬＴＳｐｉｃｅの占い波形と比較して明確だが、やはり立ち上がり、立ち下がりのスピードが遅く、スルー・レートはLTSpiceの占う５００V／ｕＳという数値には到底至らないようだ。
Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ	R−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ	・そこで、こちらも二現象の一方を反転させて両出力を加算し、間接的にバランス出力を観てみると、出力５００Ｖｐ−ｐと最大出力のほぼ半分の場合において、２ｕＳで４００Ｖ立ち上がっており、したがってスルー・レートは２００Ｖ／ｕＳということになる。ＬＴＳｐｉｃｅの占うスルー・レートの５分の２だ。
・と、こちらも予想外にスルー・レートが小さい。ｏｒｚ ・まぁ、実用上全く問題はない結果なのだが、こうなると、今回のＡ案の改善策を考えるには、これらＡ案とＣ案の実機のスルー・レートがＬＴＳｐｉｃｅが占うものより小さい要因を掴んでおく必要がある。 ・何となれば、対策としては上の方ですでに考えてある二つ、すなわち、一つは２段目の動作電流を増やすこと、二つは終段エミッタフォロアをダーリントン接続にしてその前段にはＣｏｂ等の小さいトランジスタを起用することなのだが、Ｃ案の観測結果のように２段目差動アンプの段階までにこの低スルー・レートの要因があるとすれば、前者はまだ良しとしても、後者は採用の意味がないということになってしまうからだ。

・したがって、ここでまた愚考する。 ・と、遠くから「あの真理を思い出せ。」という天の声が聴こえてきた。 ・それは、「この世の現象は、もともとそのままに観測することは出来ない。すなわち、必ず観測系の影響を受けるので、決してそのままの姿を観測することは出来ない。」という真理である。 ・そうだ。この世のものは「見ると変わる」のだ。から、オシロの示す姿が現実を正しく表しているなどと考えてはいけない。 ・な〜んて言っては大げさだが（＾＾；、要するにこの場合、配線等のストレイ容量やプローブの入力容量が効いている。と、誰でも当然に想起するであろうことをこれまでのＬＴＳｐｉｃｅの占いでは考慮していないではないか。 ・そこでプローブの入力容量を取説で確認してみると、なんと×１０モードでも２２ｐＦ±１０％と書いてある。（爆） ・要するにこれらを考慮して観じなけれ正しい姿には近づけない。という、全く当たり前のことである。（＾＾；　　←　あほう　（−−）

・なので、やり直し。 ・まずはＣ案について、ストレイ容量とプローブの入力容量を考慮した下の回路でＬＴＳｐｉｃｅで占ってみる。 ・Ｃ５、Ｃ６がプローブの入力容量であり、Ｃ７が配線等のストレイ容量である。Ｃ案による実機ではＣ７の両端から出力ケーブルが接続コネクタまで伸びているので、その辺でこのくらいのストレイ容量ということにしてみた。と言うか、何度かの占い結果から帰納した容量値である。

		・で、この場合のＬＴＳｐｉｃｅの占い結果が左だが、まぁ、なかなか良く現実の方形波応答と合うものになった。 ・現実の応答波形の直線的な立ち上がり、立ち下がりは、ＬＴＳｐｉｃｅでも出力ノードに直接容量をぶら下げないと再現できないので、現実の方形波応答もプローブの入力容量とストレイ容量によりこうなっていると考えて良いように思う。 ・また、現実の方形波応答の立ち上がり、立ち下がりのオーバーシュートは、プローブの調整など、観測系の問題かも知れない。。。が、正しくは不明。。。（＾＾； ・だが、Ｃ案については大体これで解けたと考えて良いように思える。 ・すなわち、Ｃ案をオシロで観測して計測されるスルー・レートは、ほぼ観測に使用したプローブの入力容量によるものである。ということだ。 ・なお、ＬＴＳｐｉｃｅの占い結果の縦軸の上を２００Ｖで切ってあるのは、オシロ写真と合わせるため。
L−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ	Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ

・と、いうことで、次は今回のＡ案である。 ・まず、ストレイ容量とプローブの入力容量であるが、それらについてはＣ案での結果を踏まえて、同様の容量をＣ８、Ｃ９、そしてＣ１０として追加してある。 ・のだが、それらだけで実機のような低いスルー・レートにはならない。ので、いろいろシミュレーションを行い、２段目差動アンプの出力（＝終段エミッタフォロア入力）に２０ｐＦのＣ１１とＣ１２を加えてある。
		・で、この場合のＬＴＳｐｉｃｅの占い結果が左だが、まぁ、これもこれでなかなか良く現実の方形波応答と合っている。 ・と、なると、現実には付いていないＣ１１、Ｃ１２の２０ｐＦの正体は何か？が問題だが、その候補は２段目カスコード回路の２ＳＡ１９６８のＣｏｂ、定電流回路の２ＳＣ５４６６のＣｏｂ、そして、出力エミッタフォロアの２ＳＡ１４８６と２ＳＣ３８４０のＣｏｂ等の入力容量以外にはない。 ・のであるが、上のＣ案での考察結果は、２段目の２ＳＡ１９６８と２ＳＣ５４６６のＣｏｂが見えない状況でぶら下がっていることを考える必要はないということを示している。ので、基本的に同じ回路、同じ素子であるこのＡ案でも、２段目の２ＳＡ１９６８と２ＳＣ５４６６のＣｏｂが見えない状況でぶら下がっていると考えることは出来ない。 ・したがって、このＣ１１、Ｃ１２の２０ｐＦの正体は出力エミッタフォロアの２ＳＡ１４８６と２ＳＣ３８４０のＣｏｂ等の入力容量である。という結論になる。 ・となると、これまでのＬＴＳｐｉｃｅのシミュレーションで使用した終段２ＳＡ１４８６と２ＳＣ３８４０のモデルパラメータが現実に照らすと必ずしも適切なものではなかった。という結論が導き出される。 ・メーカー提供の２ＳＡ１４１３のモデルパラメータを基本としているのだが、やはり２ＳＡ１４１３と２ＳＡ１４８６では中身が異なるのか。。。 ・と、考えてもしょうがない。ので、そのデバイスモデルパラメータをいじってみた。 ・一番怪しいのがＣｏｂの元となるＣＪＣだ。そこでこれをどちらも２５０Ｅ−１２（２５０ｐＦ）と変更することにより、上の回路でＣ１１、Ｃ１２の２０ｐＦを撤去したＬＴＳｐｉｃｅシミュレーションで左のような占い結果が得られた。 ・この結果を見ると、この辺がどうも現実により近いものと考えて良いのではないか。と、思われる。
Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　５０Ｖ／ｄｉｖ	Ｌ−ｃｈａｎｎｎｅｌ １００ｋＨｚ　Balance ５０Ｖ／ｄｉｖ

・以上から、Ａ案においてスルー・レートが想定より小さいのは、終段２ＳＡ１４８６と２ＳＣ３８４０のＣｏｂが想定より大きいためである。という結論になる。 ・から、対策として想定していた二案はともに実際にも有効である蓋然性が高い。 ・のだが、本当にこの考え方が正しく対策が有効かどうかは、実際に作って検証してみなければ分からない。 ・ので、これら二案による対策を具体的に考え、実践してみる。
・最初に、第二案。終段エミッタフォロアをダーリントン接続にする案を考える。 ・溺れる者はわらをも掴む。ではないが、終段ダーリントンの前段には、２段目に起用してある２ＳＡ１９６８と２ＳＣ５４６６を起用するという手があることを思いついた。多分これが唯一の終段ダーリントンプッシュプルエミッタフォロアの手法だろう。 ・その回路はこう。なお、Ｃ８、Ｃ９、Ｃ１０は勿論プローブの入力容量と配線のストレイ容量分である。 ・２ＳＡ１９６８と２ＳＣ５４６６のエミッタ抵抗が１ｋΩというのはやや大きい感じがする。しかしながら、これでこれらのアイドリング電流は３ｍＡであり、２ＳＡ１９６８のＩｃ（ｍａｘ）（＝１０ｍＡ）とこれらの損失（これで８００ｍＷ程度になる）から、この辺が限界であるし、これを１ｋΩより小さく設定すると、小さくするほどに大振幅の高周波入力時にＱ２２、Ｑ２３の２ＳＡ１９６８に絶対最大コレクタ電流１０ｍＡを超える電流が流れる可能性が高まってくるので、残念ながらこれ以下には出来ない。 ・が、これが１ｋΩであることが高速化の足かせになる可能性はある。
・ＬＴＳｐｉｃｅの占う方形波応答波形はこう。 ・もちろん、デバイスモデルパラメータには変更後の数値を使っている。 ・非常に高速で良さげな方形波応答だ。これによれば、スルー・レートは５００Ｖ／ｕＳ程度である。入力ローパスフィルターの影響があるので、多分これで最高速だ。 ・と、ＬＴＳｐｉｃｅによれば、２ＳＡ１９６８と２ＳＣ５４６６のエミッタ抵抗が１ｋΩでも問題ないという結果だ。 ・これが現実化するなら大変素晴らしい。のだが、問題はその２ＳＡ１９６８と２ＳＣ５４６６のデバイスモデルパラメータが“もどき”であること。（爆） ・はたしてどうか。
・で、実際にそのように改良後の実機の方形波応答はこう。 ・残念ながら、やはりＬＴＳｐｉｃｅが占うような高速応答には全くならない。ｏｒｚ　また、１０ｋＨｚ方形波応答のピーク、ディップも大きくなってしまっているし、その立ち下がりの波形が何故か波打っている。 ・で、左下のバランス出力の方形波応答波形の立ち上がりを観ると３５０Ｖ立ち上がった付近で速度が低下しているのだが、とりあえず２ｕＳで４００Ｖ弱の程度立ち上がりだ。したがってスルー・レートは２００Ｖ／ｕＳ近くあるということになる。 ・が、右下の各相２５０Ｖｐ−ｐ（バランス出力では５００Ｖｐ−ｐになる）の正弦波を出力できる周波数の上限を見ると、９０ｋＨｚ程度までなので、π×９０ｋＨｚ×５００Ｖ＝１４１．３Ｖ／ｕＳのスルー・レートと計算される。 ・これは、改良前の１２５Ｖ／ｕＳのスルー・レート値は超えるものの、終段の動作電流と負荷１２０ｐＦで規定されるスルー・レート、すなわち、２０ｍＡ／１２０ｐＦ＝１６６．７Ｖ／ｕＳには至らない。 ・う〜ん、そうなのか。この案には期待したのだがいまいちの結果だ。し、ＬＴＳｐｉｃｅの占い結果とはかなり違う結果であるので、まだまだ観じ得ていない事実があるとういことだなぁ。。。残念。
１０ｋＨｚ　５０Ｖ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ
１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ	９０ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ
・そこで、次に第一案。単純に２段目の動作電流を増やす。 ・と言っても、カスコード回路の２ＳＡ１９６８のＩｃ（max）（＝１０ｍＡ）や、２ＳＡ１９６８と２ＳＣ５４６６の許容損失（放熱板なしでは２Ｗ）からむやみには増やせない。ので、これもやはり３ｍＡとする。これで２ＳＡ１９６８と２ＳＣ５４６６の損失は８００ｍＷほどになるから、放熱板を背負わないままでは損失的にも限界だ。 ・という訳で、第一案の回路はこう。
・ＬＴＳｐｉｃｅの占う方形波応答波形はこう。 ・スルー・レートは２００Ｖ／ｕＳ程度になるという占いである。
一
・で、実際にそのように改良後の実機の方形波応答はこう。 ・左上の１０ｋＨｚ方形波では、第二案に比較すればピーク、ディップのレベルは小さくなっている。右上の１００ｋＨｚ方形波応答については、基本的にはＬＴＳｐｉｃｅの占い波形に同じであるが、立ち上がりにやはりピークがあることや立ち下がりが波打つなど、やはり違いがある。 ・で、左下のバランス出力の方形波応答波形を観ると、やはり４００Ｖ以上で立ち上がりのスピードが低下するのだが、２ｕＳで４００Ｖ程度立ち上がっているようである。ので、スルー・レートはＬＴＳｐｉｃｅの占い結果と同じ２００Ｖ／ｕＳということになる。 ・そこで、各相２５０Ｖｐ−ｐ（バランス出力では５００Ｖｐ−ｐになる）の正弦波を出力できる周波数の上限を見ると、右下のとおり１２０ｋＨｚ〜１２５ｋＨｚ程度である。この点からは、π×１２０ｋＨｚ〜１２５ｋＨｚ×５００Ｖ＝１８８．４Ｖ／ｕＳ〜１９６．２５Ｖ／ｕＳのスルー・レートと計算されるので、１９０Ｖ／ｕＳのスルーレートはあると見て良さそうだ。 ・良かったぁ。（＾＾）　１９０Ｖ／ｕＳのスルーレートは、終段の動作電流と負荷１２０ｐＦで規定されるスルー・レート、１６６．７Ｖ／ｕＳを超えものであり、これならＡ案を製作する意味が１００％あるということになる。 ・ので、これで行こう。（＾＠＾）
１０ｋＨｚ　５０Ｖ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ
１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ	１２５ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ

・結果、Ａ案による我がＤｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓの回路はこうなった。 ・当然、第一案による対策を講じたものである。が、具体的には抵抗３個の値を変えただけ。 ・だが、２段目の２ＳＡ１９６８と２ＳＣ５４６６の損失はそれぞれ０．８Ｗ近くになる。ので、これらのＴＲのジャンクション温度は５０℃程度上昇する。したがって指で触るとアッチッチだが、まぁしょうがない。ケース天板、底板の適当な位置にも少し穴を開けてケース内部の放熱にも万全を期そう。

１０ｋＨｚ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ	・で、動作適切性の確認の続きだが、通常出力レベルではどうか？ということで、１００Vr.m.s．出力時の１０ｋHz、５０ｋHz、１００ｋHz正弦波及び方形波の応答波形を観る。 ・負荷は各相にオシロのプローブ（１０MΩ、２２ｐF）。 ・各相を観測し、バランス出力は、一方を反転し加算することにより間接的に観ている。 ・上下に同じようなものが２枚並んでいるが、それぞれ上が今回製作したA案のものであり、下は、前回製作したC案のものである。 ・これらを観るといくつかのことが分かる。 ・一つは、正弦波出力で明らかだが、両作例とも、周波数が高くなるほどに正相側の仕上がりゲインが逆相側より大きくなっていることである。方形波応答の方も良く見ればそうなっている。 ・が、これらが合成されるバランス出力は、各相の増減が相殺されて正規の出力電圧となっている。 ・それは、方形波応答の方で一層明らかである。 ・ＬＴＳｐｉｃｅの歪みの占いにおいて、バランス出力の歪みが、その各相単独の歪みより大きく改善するのは、これがその理由なのであろう。 ・ＮＦＢが、バランス出力が入力と相似になるよう調整するため、各相の出力は入力相似から外れるということになる訳だ。要するにこの場合、各相出力はＮＦＢ的に最終的なバランス出力を形成するための途中信号、ということだろう。 ・が、本来、各相の信号伝送系統が全く同じであればこのようにはならないはずなので、問題は、各相の伝送系統のどこかに対称でない何かがあるということである。 ・差動アンプと言えども完全に同じものということはないので、これは当たり前と言ってしまえばそれまでなのだが、Ａ案、Ｃ案ともそうなっていることから考えれば、これは、初段差動アンプの逆相側を接地して、アンバランス入力でバランス出力を得ていることに要因があるような気がする。要するに、初段差動アンプが理念型動作であればこうはならないところ、現実には理念型から外れるのでこうなるのではないかな、と。 ・二つは、正相、逆相の非対称性の問題ではなく、２段目差動アンプ部の容量負荷ドライブ能力である。すなわち、その差動アンプ側からの容量充電能力と定電流側の容量放電能力の非対称性であり、当然、アクティブな差動アンプ側からの容量充電能力の方が高く、スタティックな定電流側の容量放電能力が低いので、方形波応答で定電流側の容量放電速度が間に合わない場合、その反対相の差動アンプ側からの容量充電でこれを補完しようとすることになる。これが、各相出力方形波応答の立ち上がりのピークの原因だろう。２段目の定電流回路の設定電流が大きいほど、このピークが小さいこともこれを裏付けているように思う。 ・三つは、位相補正。まぁ、これは多少調整の余地があるかも知れない。が、最終的にはオーバーシュート１波なので、当面はこれで良いかな。 ・と、まだまだ観じ得ていないところや講じうる対策があるような気はするが、素人なのでこの辺で妥協し、動作適切性の確認を終了する。（＾＾；（爆）
１０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ
１０ｋＨｚ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ
１０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ
・と、いうことで、最後にその音だが、 ・ＳＲ−４０４をかぶって最近某氏から頂いた ｍ（＿＿）ｍ ＤＣ録音したオーケストラ曲を再生した瞬間、オーケストラの中にワープしたような感覚に驚かされる。客席ではなく、あたかも指揮者の位置で聴くように、生々しい演奏が押し寄せてくる。その音の自然さ、滑らかさ、艶やかさ、優しさ、力強さ、すべての音が生命を持った生き物のように活動し、心を込めて歌っている。 ・と、まぁ、私にはあまり表現力がないので、Ｋ先生のお言葉を勝手にお借りしてみた。（＾＾；　のだが、まさにその様な感じがする。 ・続いてジャズの「ＩＫＥＴＡＮＧ　１５ｔｈ　Ａｎｎｉｖｅｒｓａｒｙ　ＩＮＴＥＲＢＥＩＮＧ」を聴く。と、こちらも再生した瞬間に演奏会場にワープする。それも最前列でかぶりつきで聴くように生々しい演奏が押し寄せてくる。観客の拍手は後ろから聞こえてくる。そして、それらの音が力強く、美しく、自然なだけでなく、空気感、空間感も豊かで自然なのが素晴らしい。 ・が、もちろん、スピーカーで聴く場合と違って、全身で音楽を感じることは出来ない。のは、イヤースピーカーといえどもあくまでヘッドフォンであるからこれはしょうがない。 ・また、今回のＡ案と前回のＣ案との比較だが、はっきり言って殆ど同じ音だと思う。（爆）　が、今回のＡ案で聴いた直後にイヤースピーカーを差し替えて前回のＣ案で聴くと、やや端正と言うか、少し音が整理されたような感じを受ける。のは、やはり高域の伸びの違いなのかもしれない。 ・と、まぁ、これらはあくまで個人的感想に過ぎない。ので、信じてはいけません。（＾＾；（爆）
で、今回の白ブタ（＾＠＾）　と　前回の黒ブタ（＾＠＾）

その後

・と、前回妥協してしまったのだが、実はまだ気になる部分があったのだった。（爆）　ので、なお観じ得ていないところや講じうる対策について、下手の考え休むに似たり。（＾＾； ・で、我がＡ案の回路はこうなった。 ・終段エミッタフォロアのバイアス発生回路と並列に０．１ｕＦのコンデンサー（Ｃ１２とＣ１４）を加え、終段エミッタフォロアのマイナス側の２ＳＡ１４８６のベースに挿入していた抵抗（１５０Ω）を撤去した。
・このような変更を加えても、ＬＴＳｐｉｃｅの占う方形波応答波形には何も変化がないよう。
・が、実機の方形波応答は、かなり改善する。 ・写真は上が回路変更前で、下が変更後。 ・各相２５０Ｖｐ−ｐ出力の１０ｋＨｚの方形波応答では、プラス側の立ち上がりのピーク（オーバーシュート）がかなり改善され小さくなっている。それは１００ｋＨｚ方形波応答でも明らかで、こちらでは変更前の応答で気になっていた立ち下がりの応答の波打ちも消滅した。（＾＾）　し、立ち上がりと立ち下がりのバランスが良くなり、ＬＴＳｐｉｃｅの占う応答波形にかなり近い応答波形になった。
１０ｋＨｚ　５０Ｖ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ
		Ｖｅｒ４．２
		Ｖｅｒ４．２１
・５００Ｖｐ−ｐのバランス出力方形波応答波形も、変更前の応答で気になった４００Ｖ以上での立ち上がりのスピードの低下が解消している。（＾＾） ・で、この改善後の方形波応答の立ち上がりでスルー・レートを観ると、２ｕＳで３８０Ｖ立ち上がっており、したがってスルー・レートは１９０Ｖ／ｕＳである。 ・また、各相２５０Ｖｐ−ｐ（バランス出力では５００Ｖｐ−ｐになる）の正弦波を出力できる周波数の上限を見ても、変更前同様１２０ｋＨｚ〜１２５ｋＨｚ程度である。これは変わらないが、多少波形が綺麗になったように見える。で、この点からも、π×１２０ｋＨｚ〜１２５ｋＨｚ×５００Ｖ＝１８８．４Ｖ／ｕＳ〜１９６．２５Ｖ／ｕＳのスルー・レートと計算されるので、スルー・レートは１９０Ｖ／ｕＳ程度ということになる。 ・まぁ、この回路変更でスルー・レートが変化しないのは当然である。
１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ	１２５ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ
		Ｖｅｒ４．２
		Ｖｅｒ４．２１

１０ｋＨｚ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ		・何故にこのように改善するのか？だが、それは、２段目差動アンプ部の容量負荷ドライブ能力の問題にも関連して、それでドライブされる側である終段エミッタフォロアのプラス側とマイナス側素子の非対称性、具体的にはそれらのＣｏｂの違いが、これらの応答のそもそもの要因になっているからである。 ・すなわち、プラス側の２ＳＣ３８４０のＣｏｂよりもマイナス側の２ＳＡ１４８６のＣｏｂの方が大きいので、これらをドライブする際、そのＣｏｂの充放電に要する時間に差が生じる、具体にはエミッタフォロアのプラス側は早く、マイナス側が遅くなってしまう。 ・そのため、方形波応答でプラス側の立ち上がりでピーク（オーバーシュート）が生じる訳だ。
			Ｖｅｒ４．２
			Ｖｅｒ４．２１
			Ｖｅｒ３
１０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ		・そこで、その充放電の時間を極力揃えるために、２ＳＣ３８４０のベース抵抗は残したまま、２ＳＡ１４８６のベース抵抗は撤去し、さらに、バイアス回路のインピーダンスも２ＳＡ１４８６のＣｏｂの充放電を遅らせる方向に作用するので、コンデンサーをパラに繋ぐことにより高周波領域でこれをショートしたのである。 ・で、通常出力レベル、１００Vr.m.s．出力時の１０ｋHz、５０ｋHz、１００ｋHz正弦波及び方形波の応答波形を再度観たのが左の写真群。 ・負荷は各相にオシロのプローブ（１０MΩ、２２ｐF）。 ・各相を観測し、バランス出力は、一方を反転し加算することにより間接的に観ている。 ・今度は上中下に同じようなものが３枚並んでいる。それぞれ上が変更前のA案のもので、真ん中が今回の回路変更後のＡ案のもの、そして下が前回製作したC案のもの。
			Ｖｅｒ４．２
			Ｖｅｒ４．２１
			Ｖｅｒ３
１０ｋＨｚ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ		・で、今回の回路変更による改善効果は方形波応答でより明確。
			Ｖｅｒ４．２
			Ｖｅｒ４．２１
			Ｖｅｒ３
１０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２０ｕＳ／ｄｉｖ	５０ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　５ｕＳ／ｄｉｖ	１００ｋＨｚ　ｂａｌａｎｃｅ　５０Ｖ／ｄｉｖ　２ｕＳ／ｄｉｖ		・バランス出力の方形波応答でも、立ち上がりのオーバーシュートと立ち下がりのオーバーシュートが対称に現れるようになり、プラスマイナスの動作対称性が良好になったことが分かる。（＾＾）
			Ｖｅｒ４．２
			Ｖｅｒ４．２１
			Ｖｅｒ３
・よって、Ａ案による我がＤｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓの回路はこう。
で、これで音まで一層良くなったような気がする。のだが、それはやはり手前味噌と言うべきものか。（＾＾；（爆）

（２０１０年３月６日）

その後の２

	・プロバイアス電源は電流は殆ど流れない。ということで、従前の回路で良いと思っていたのだが、ふと思いついてリップルフィルターを追加してみたところ、この方が良いのである。 ・となると、このプロバイアス電源を超高速レギュレータで供給してみてはどうだろう。 ・などということは考えない方が良いか。（＾＾；（爆）

（２０１０年３月２１日）

“Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する”　はこちら
“Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する　その３”　はこちら“
Ｄｒｉｖｅｒ　Ｕｎｉｔ　ｆｏｒ　ＳＴＡＸ　Ｅａｒｓｐｅａｋｅｒｓ　を　Ｓｔｕｄｙ　する　その４”　はこちら