DRIVER UNIT for STAX EARSPEAKERS

Study する

そ の 2


“Driver Unit for STAX Earspeakers を Study する” はこちら


・前回のStudyで製作したC案による我がDriver Unit for STAX Earspeakersはその後も快調に動作し、良い音を聴かせてくれている。

・その後、ダイナミック型ヘッドフォン用のヘッドフォンアンプも幾つか作ったこともあり、ある日、(有限会社)STAXから有償で分けてもらったイヤースピーカー用の接続コネクタSRC−5Pの残り1個が所在なげに転がっているのを目にして、そろそろDriver Unit for STAX Earspeakersをもう一つ作ってみようかなぁ。という気になったのだった。

・で、いろいろ考えてその回路はこう。

・終段のプッシュプルエミッタフォロア周りがややごちゃごちゃした感じであるが、終段素子等の保護のための電流制限回路が付いているだけで、A案そのものだ。

・と言うわけで今回はA案である。
・ここでのQ1,Q2,Q3の2SC1775A及びQ4,Q5の2SA872Aは、それぞれ2SC27522SA798GのLTSpice上のダミーである。が、他はそのものである。

・A案は終段にプッシュプルエミッタフォロアを加えるので、2段目の動作点はC案のようにがんばる必要はない。ので2段目の動作点は放熱板を要しないように1.8mAに設定する。そうすると2段目カスコードアンプにIc(max)が10mAの2SA1968を使えるので、今回はC案による製作例とは逆に、初段Nチャンネル、2段目Pチャンネルの構成とすることにし、初段にデュアルFETの2SK389GR、2段目にデュアルTRの2SA798Gという、共にディスコンの素子をジャンクボックスから現世に引き上げて起用する。また、初段の動作点は特に変更する理由もないので、前回製作したC案と同様に1.5mAとする。

・終段エミッタフォロアには、現行品であるNECエレクトロニクスの2SC38402SA1486を採用する。のは、これらがここに採用できる唯一の素子と思われるからである。
これらは耐圧600V、Ic(max)=1A(パルスなら2A)、全損失15Wで、私が探した限りではこれらに代わり得るコンプリメンタリ品はこの世に見あたらない。NECエレクトロニクスにパッケージ違いと思われる2SA14132SC3632はあるが、K式でも端役として使われたことがある2SA1400と同じパッケージであり、これらは放熱板への取り付けが困難だ。

・さて、ここで2段目の2SC5466mと2SA1968mはモデルパラメータを適当にでっち上げたものである。ので、modokiのmが付いている。(爆) また、2SC3840mと2SA1486mについてもそのモデルパラメータはもどきである。が、2SA1486mのモデルパラメータはNECエレクトロニクスが提供している2SA1413のモデルパラメータそのものとしてある。というのは、2SA1413と2SA1486は同じチップのパッケージ違いではないかと推測されるため。だが、本当にそうかどうかは保証の限りではないのでmを付けmodokiとした。2SC3840については残念ながらモデルパラメータが提供されていないので、2SA1413のモデルパラメータを参考にして適当にでっち上げた。

・ところで、2SA1413のモデルパラメータで特徴的なのは、CJE=1.3316E−9(1331.6pF)、TR=30.928E−9(30.928nS)と、例えばPC=150Wの2SA1943のCJE=5000pF、TR=50nSと比較しても明らかなように、高域特性に関与すると思われるこれらのパラメータがパワートランジスタ並に大きいということである。高速と言いながらも高耐圧が故こうならざるを得ないのだろうか。あるいは外観が小振りなだけでもともとパワートランジスタであるということなのか。CJCの方は=140.65E-12(140.65pF)と少ないとは言えないもののまぁそれなりなので多少救われるのだが、CJCの140.65pFとCJEの1331.6pFとは実動作時2段目から見た終段の入力容量としてそれなりに効いてくるのではないかと憂慮されるところだ。 2SC3840mについてもしょうがないので一応この点を踏まえてモデルパラメータをでっち上げてある。はたして2段目の動作点1.8mAでこれらを十分にドライブ出来るだろうか。

・という一抹の不安を感じつつも、まずはこのA案のゲイン&位相−周波数特性をLTSpiceで観る。

・負荷C7を無負荷時相当の0.01pFとSR−303負荷時相当の120pFとした場合のパラメトリック解析。

・結果はこう。

・オープンゲイン(赤)、クローズドゲイン(緑)、ループゲイン(青)とも、より高域に伸びている方が負荷0.01pF(無負荷相当)の場合で、もう一方が負荷120pFの場合。

・低域でオープンゲインは118.5dB、クローズドゲインは54dB、従ってループゲインは64.5dBとなっている。

・ループゲイン(青)の1MHz以上での挙動がおかしいような感じがするが、所謂電流帰還方式の場合この演算設定では往々にしてこうなる。が、この後観る正弦波応答や方形波応答に問題はないので気にしない。そういう意味ではそもそも演算式の設定が妥当でないのかもしれない。(^^;
・なお、アンプ出力には1kΩの容量負荷対策抵抗を挿入してある。やはりエミッタフォロアは容量負荷に弱い。この場合も負荷が120pFぐらいまでは何とかなるが、それ以上の容量負荷になると、この抵抗がない場合クローズドゲインの1MHz付近にピークが生じる。ので、この抵抗を挿入することにする。

・その当たりを負荷C7を0.01pF(無負荷相当)、120pF、1,200pFとし、またそれぞれにおいて、出力にシリーズの抵抗R42及びR43を0.1Ω(なしに相当)、1kΩとした場合のダブルパラメトリック解析で観る。
・その結果がこれだが、要はクローズドゲイン(緑)の100kHz以上の領域を観れば良い。

クローズドゲイン(緑)のラインが5本あるが、0dBとの交点が高域に伸びている順に、C7=0.1pFでR42,R43が0.1Ωの場合と1kΩの場合(2本重なっている)、C7=120pF、R42&R43=0.1Ωの場合、
C7=120pF、R42&R43=1kΩの場合、C7=1,200pF、R42&R43=0.1Ωの場合、そしてC7=1,200pF、R42&R43=1kΩの場合である。

・出力にシリーズのR42&R43の1kΩがない場合、容量負荷が大きくなるとクローズドゲインの1MHz近辺にピークが生じ、すなわち発振の可能性が高くなることが分かる。まぁ、120pFまでなら大丈夫と言えないこともないが、こういう余り余裕のない状況で動作させるアンプで発振などを起こすのは全く吉ではないので、1kΩの抵抗をシリーズに挿入することにしよう。1kΩをつないでおけば、下のとおり全く安定、安全。

・1kΩでは大きすぎないか?という感がないわけではないが、純正のSRM−323Aには、同様の趣旨と思われる抵抗5.1kΩが挿入されているようだし、実際問題この場合は負荷になるものがイヤースピーカーの120pF程度の容量負荷なので全く問題はない。と思う。
・この際、参考として、前回製作したC案のゲイン&位相−周波数特性を観る。ここでもQ1、Q2、Q3の2SA970とQ6、Q7の2SC1775Aはそれぞれ2SA11562SC1583GのLTSpice上のダミーである。

・同様に負荷C3を無負荷時相当の0.01pFとSR−303負荷時相当の120pFとした場合のパラメトリック解析。
・オープンゲイン(赤)、クローズドゲイン(緑)、ループゲイン(青)とも、より高域に伸びている方が負荷0.01pF(無負荷相当)の場合で、もう一方が負荷120pFの場合である。

・低域でオープンゲインは119.5dB、クローズドゲインは54dB、従ってループゲインは65.5dBとなっている。

・何故かオープンゲインが無負荷相当で6〜7MHz以上で一度減衰がゆるやかになる。このためクローズドゲインも同傾向になる。その理由は良く分からないが、この後観る正弦波応答や方形波応答に特段の問題はないのでこれも気にしない。が、多少の影響は出るようだ。
・このC案のゲイン&位相−周波数特性と上のA案のゲイン&位相−周波数特性において明確に違うのは、負荷C=120pFの場合のオープンゲイン(赤)(したがってループゲイン(青)も同じ)のカットオフ周波数である。A案はこれが無負荷時と変わらないのに対してC案ではこれが低域に下がってしまう。のは当然で、C案ではオープンゲインのカットオフ周波数は負荷のCの容量の大きさに反比例となるのが理屈だ。A案ではそうはならない点がエミッタフォロアを追加したA案の存在理由の一つでもあろう。が、まぁ見方によっては大した違いではないか。(爆)それが故にエミッタフォロアを追加した場合容量負荷で発振しやすくなるということでもあるし。
 
・次にA案に戻って、終段の動作点についてである。

・その動作点、すなわちアイドリング電流は10mAとし、保護回路による電流制限値は20mAに設定する。こうすると、このA案の回路なら負荷には40mA(±20mA)p−pの電流をピュアA級動作で供給出来ることになる。したがって、その設定なら、負荷120pFの場合、正弦波50kHzで、この電源電圧でのほぼ最大出力電圧となる350Vr.m.s.(990Vp−p)の出力が可能である。というのが理屈である。

・ので、LTSpiceで負荷C7=120pF、2V(±1V)p−pの50kHz正弦波入力、従って正弦波50kHzの1,000V(正確には967.74V)p−p出力が出来るかどうかを観る。
・で、その結果はこう。

・青が出力電流であり、緑が出力電圧である。綺麗に50kHzで1,000V(正確には967.74V)p−pの正弦波が出力されている。

・合わせて終段各トランジスタのコレクタ電流も表示してあるが、それぞれA級の範囲で動作しつつ、出力電流を拵えているということが分かる。

・出力電流が終段トランジスタの保護回路で設定した制限電流の倍(その範囲での動作をA級に設定した場合はアイドリング電流の4倍)になるのは、プッシュプル方式のありがたいメリットである。これが終段を定電流回路付きシングルエミッタフォロアにしたB案、そしてC案では、アイドリング電流(=定電流回路で設定した電流)の2倍がそのまま出力電流の限界になる。この点だけでもA案の採用には意味があると言える。と思う。
・この辺、比較対象としてC案の場合を観る。

・C案の終段(要するに2段目)の動作点は4.5mAに設定してあるので、制限電流(=最大電流)は9mAである。A案の1/4.44だ。従って、これで負荷120pFにおいて、この電源電圧でのほぼ最大出力電圧となる350Vr.m.s.(990Vp−p)の出力が可能な周波数は、A案の1/4.44の11.25kHzまでとなる。というのが理屈である。

・ので、LTSpiceで負荷C7=120pF、2V(±1V)p−pの11.25kHz正弦波入力、従って正弦波11.25kHzの1,000V(正確には967.74V)p−pの出力状況を観る。
・で、その結果はこう。

・赤が出力電流であり、緑が出力電圧である。綺麗に11.25kHzで1,000V(正確には967.74V)p−pの正弦波が出力されている。

・合わせて終段(=2段目)各トランジスタのコレクタ電流も表示してある。この場合は当然だがそれぞれA級の範囲で動作しつつ、差動アンプの正弦波出力と定電流回路の吸い込み電流とで出力電流が拵えらているということが分かる。し、その電流変化域が0mAから9mAの限界に近い状況にあることや、出力電流の変化範囲が9mA(±4.5mA)p−pと2段目差動アンプ(Q6&Q7)の変化可能範囲と同じであることも分かる。
・ところで、B案、C案では不可能なA案のもう一つのメリットは、終段をB級で動作させることが可能なことである。

・終段アイドリング電流をバイアス発生回路で調整して1mAとするとこうなる。保護回路による電流制限値は20mAと同じに設定してある。

・この場合、負荷C7=120pF、2V(±1V)p−pの50kHz正弦波入力、従って出力正弦波50kHzの1,000V(正確には967.74V)p−pを出力した場合どうなるのかを観る。
・その結果はこう。

・青が出力電流であり、緑が出力電圧である。B級動作でも綺麗に50kHzで1,000V(正確には967.74V)p−pの正弦波が出力されている。

・合わせて終段各トランジスタのコレクタ電流も表示してあるが、それぞれB級でスイッチング動作しつつ、出力電流を拵えていることが分かる。

・この場合でも、出力電流は終段トランジスタの保護回路で設定した制限電流20mAの倍の40mA(±20mA)p−pとなっている。

・この場合は終段の損失は非常に小さくなるが、それも終段プッシュプル方式のありがたいメリットである。エコの時代だから、A案を終段B級で動作させるのは今的に有力な選択肢かもしれない。
  
・次に方形波応答を観る。

・最初にC案を観る。

・入力は2Vp−pの10kHz方形波と100kHz方形波で、出力1,000V(正確には967.74V)p−pと、要するにこの電源電圧ではほぼ最大出力の場合と、入力を半分の1Vp−pの10kHz方形波と100kHz方形波とした場合について、それぞれ負荷を無負荷相当の0.01pFと120pFとするパラメトリック解析で、無負荷の場合と負荷120pFの場合を一挙に観る。
・結果はこう。

・緑が負荷0.01pF(無負荷相当)の場合であり、赤が負荷120pFの場合である。

・無負荷相当の場合は1,000Vp−pの10kHz方形波が綺麗に出力されている。100kHz方形波応答も無負荷の場合非常に良好だ。その立ち上がり波形から観てスルー・レートは1,000V/uSを優に超えている。

・負荷120pFの場合は、終段(この場合は=2段目)の負荷120pFへの最大供給電流が定電流回路で設定した4.5mAであるので、これによりここでスルー・レートが4.5mA/120pF=37.5V/uSに制限される。その結果が赤の方形波応答波形である。
10kHz 入力2Vp−p 100kHz 入力2Vp−p
10kHz 入力1Vp−p 100kHz 入力1Vp−p
・上右側の100kHz入力2Vp−pの場合の赤の応答波形の傾きでそのスルー・レートを計算すると、4uSで250V程度の立ち上がり、すなわち250V/4uS=62.5V/uSと、理屈以上のスルー・レートとなっている。のだが、それはシミュレーションで観ると方形波の立ち上がり、立ち下がりの瞬間に何故か定電流回路で設定した4.5mAの倍近い電流が流れるためのようだ。現実にもそうなるのかどうかは不明。(^^; だが、負荷120pFの場合はこのスルー・レートに規定されて方形波応答が赤のものになっているということである。

・なお、1,000Vp−p出力ではあまり目立たないが、無負荷相当時の方形波応答に僅かながらプリシュートが生じている。それが入力を1Vp−pとして出力500Vp−pの方形波応答では
明確になっている。これは多分上で観たゲイン&位相−周波数特性において、C案のオープンゲインが無負荷相当で6〜7MHz以上で一度減衰がゆるやかになっていることによるものと思われる。

・が、総じて非常に良好な過渡特性である。

・次にA案である。

・これも、入力は2Vp−pの10kHz方形波と100kHz方形波で、出力1,000V(正確には967.74V)p−pとこちらもこの電源電圧ではほぼ最大出力の場合と、入力を半分の1Vp−pの10kHz方形波と100kHz方形波とした場合について、それぞれ負荷を無負荷相当の0.01pFと120pFとするパラメトリック解析で、無負荷の場合と負荷120pFの場合を一挙に観る。
・これも緑が無負荷相当の場合、赤が負荷120pFの場合であるが、C案との比較で明らかなのは、
@無負荷相当の場合の立ち上がり、立ち下がりの早さ、要するにスルー・レートはC案より小さいこと。
A負荷120pFの場合のスルー・レートは逆にC案より大きいこと。
である。

・Aは、終段にエミッタフォロアを付加してその制限電流を20mAとC案(4.5mA)の4.44倍に設定してあるのだからこれは当然であり、逆にこうならなければA案の意味がない。この場合20mA/120pF=167V/uSのスルー・レートとなるというのが理屈である。が、上右側の100kHz入力2Vp−pの場合の赤の応答波形の傾きでそのスルー・レートを計算すると、4uSで700V程度の立ち上がり、すなわち700V/4uS=175V/uSと、理屈以上のスルー・レートとなっている。のは、制限電流が正確に20mAではなく、それをやや超えた数値になっているためだろう。

・無負荷時のスルー・レートは、
上右側の100kHz入力2Vp−pの場合の緑の応答波形の傾きで計算すると、最初高速で徐々に低速になる波形なのだが、平均すれば1000V/4uSとして250V/uSといったところだ。
10kHz 入力2Vp−p 100kHz 入力2Vp−p
10kHz 入力1Vp−p 100kHz 入力1Vp−p
・A案とC案のこのような違いは、A案とC案では無負荷時のスルー・レートを規定している所以のものが異なっているためだ。C案の場合それは初段の電流と2段目のTRの入出力間の位相補正容量0.5pFである。のに対して、A案では2段目の電流と終段TRのCob等の容量となる。のは、A案は2段目の動作点を定電流回路で1.8mAとしているので最大供給電流も1.8mAであるところ、終段TRのCob等の容量はデバイスモデルのパラメータで見たとおりパワートランジスタ並の大きさがあるので、ここでのスルー・レートの方が小さくなってこれが無負荷時のスルー・レートを規定することとなる。

・ということが想定されたので、もし、ここでのスルー・レートが終段の動作電流と負荷120pFで規定されるスルー・レートよりも小さくなったらA案の意味がなくなってしまうなぁ。。。と憂慮したのである。

・が、結果としては、終段の動作電流と負荷120pFで規定されるスルー・レートより小さくなることはなく、250V/uS程度のスルー・レートが得られるという占いである。であれば他に選択できる素子がないのだからこれは十分満足すべき結果だ。

・すなわち、これならA案を製作する意味があるというもの。ということになる。良かった。良かった。(^^)

・なお、A案ではC案のようなプリシュートは生じていない。
・ところで、もし、この状況をさらに改善したいとなれば方策は二つ。一つは2段目の動作電流を増やすこと。二つは終段エミッタフォロアをダーリントン接続にしてその前段にはCob等の小さいトランジスタを起用すること。だ。

・2段目の動作電流を増やすと、Ic=5mA以下で使うべきカスコード回路の2SA1968が厳しくなるほか、損失も増えるので2段目カスコード回路と定電流回路のトランジスタに放熱板を背負わせたりしなければならなくなる。ので、あまりやりたくない。ので、終段をダーリントン接続にする方法を観る。ダーリントン前段トランジスタは低Cobの2SC27052SA1145である。
・結果はこう。

・同じく、緑が負荷0.01pF(無負荷相当)の場合であり、赤が負荷120pFの場合である。

・上右側の100kHz入力2Vp−pの場合の応答波形で明らかだが、無負荷相当時(緑)のスルー・レートが800V/uS程度に改善され、これに伴って120pF負荷時のスルー・レートまで800V/4uS=200V/uS程度と理論値以上のものになってしまっているが、これもC案同様シミュレーションで観ると方形波の立ち上がり、立ち下がりの瞬間に何故か制限電流値以上の電流が流れるためのようだ。

・で、これが終段をダーリントン接続とした効果ということになる。

・が、2SA1145、2SC2705は耐圧の関係で実際にここに採用することは不可能である。
10kHz 入力2Vp−p 100kHz 入力2Vp−p
10kHz 入力1Vp−p 100kHz 入力1Vp−p
・この場合耐圧的には600Vが必要であるので、ダーリントン接続としようとしても現実に前段に採用できるのは、後段と同じ2SA1486と2SC3840以外にない。ので、こうなってしまう。

・これでは2段目に対する高域での負荷効果が同じなので全く意味がないだろうことは容易に想定される。のだが、念のため同様に方形波応答を観ておく。
・結果はダーリントン接続でない場合と寸分変わらない。想定通りである。

ので、現実的には終段をこのようにダーリントン接続とする選択肢はない。
10kHz 入力2Vp−p 100kHz 入力2Vp−p
10kHz 入力1Vp−p 100kHz 入力1Vp−p
   
・次に、1kHz正弦波入力の場合のFFT解析で歪みの様子を観る。

最初は入力2Vp−p、すなわち出力は1,000V(正確には969.74V)p−pと、ほぼ最大出力の場合。
・その結果はこう。

・まずはバランス出力の一方(OUT+)のFFT。かなり高調波のオンパレードであり、最大の高調波が2次でそのレベルは基本波の−50dB弱となっており、LTSpiceの占う歪率は、

Total Harmonic Distortion: 0.222101%。
・こちらは同じく出力1,000V(正確には969.74V)p−p時バランス出力のFFT。要するにドライブアンプ本来の出力のFFT。

・バランス出力では偶数次高調波が打ち消されて大幅に減少し、その歪率も


Total Harmonic Distortion: 0.019272% と1/10以下になった。最大出力時にこのレベルは、かなり低歪みと言えるのではなかろうか。
・次に、入力を0.5657Vp−pとして出力を282Vp−p(要するに100Vr.m.s.)とした場合。

まずはバランス出力の一方(OUT-)のFFTだが、結果は、

Total Harmonic Distortion: 0.056415%。
・次に、100Vr.m.s.出力時のバランス出力のFFT。

Total Harmonic Distortion: 0.001413% とこの場合も偶数次高調波が激減して歪率は1/40である。

・STAXの純正品と同様、公称歪率0.01%以下(
1kHz 100Vr.m.s.)といって良いかも。(^^)
・参考までにC案についても同様にして1kHz正弦波入力の場合のFFT解析で歪みの様子を観る。
・最初は入力2Vp−p、すなわち出力1,000V(正確には969.74V)p−pと、C案においてもほぼ最大出力の場合のバランス出力の一方(OUT1)のFFTであるが、スペクトル的にはA案によく似ている。

・で、LTSpiceの占う歪率は、

Total Harmonic Distortion: 0.302909%

・A案(0.222101%)より0.1ポイント多い。
・次に、同じく出力1,000V(正確には969.74V)p−p時バランス出力のFFT。

・C案でもバランス出力では偶数次高調波が打ち消されて大幅に減少し、その歪率も

Total Harmonic Distortion: 0.019304% とC案でも1/16に激減である。

・が、これも、A案(0.019272%)より僅かに多い。

・次に、入力を0.5657Vp−pとして出力を282Vp−p(要するに100Vr.m.s.)とした場合。

まずはバランス出力の一方(OUT2)のFFTだが、結果は、

Total Harmonic Distortion: 0.034889%

・今度はA案(0.056415%)より低歪率になった。

・次に、100Vr.m.s.出力時のバランス出力のFFTであるが、

Total Harmonic Distortion: 0.001046% とこの場合も偶数次高調波が激減して歪率は1/33であり、これもA案(0.001413%)より僅かながら低歪率である。
・愚考するに、LTSpiceの占い結果ではC案のオープンゲインの方がA案のオープンゲインより僅かに大きいので、両者はクローズドゲイン設定が同じだからNFBについてはA案よりC案の方が僅かに大きい。したがって、C案の歪率がA案より良くなるのは理屈であろう。出力1,000Vp−pの大出力時にA案の方の歪率が良いのは、ここではA案の電源電圧を想定の±270V、C案の電源電圧を現実の±260Vと、A案に有利に設定した結果と解するのが妥当だろう。一方、A案はC案に比べれば終段エミッタフォロアを加えて回路がより複雑になったにもかかわらず殆どC案と同程度の歪率であり、それを勘案すれば良好な結果と判断して良いのではないか。と思う。
・A案で終段エミッタフォロアをB級動作とした場合はどうか。

・同様に観る。

・最初は入力2Vp−p、すなわち出力1,000V(正確には969.74V)p−pの出力の場合の一方(OUT+)のFFT。

・LTSpiceの占う歪率は、

Total Harmonic Distortion: 0.256709%

・A級の場合の歪率が0.222101%であったから、僅かに悪いという結果だ

・次に、同じく出力1,000V(正確には969.74V)p−p時バランス出力のFFT。

Total Harmonic Distortion: 0.009242%

・なんと、A級の場合の歪率(0.019272%)より低歪率という結果である。

・次に、入力を0.5657Vp−pとして出力を282Vp−p(要するに100Vr.m.s.)とした場合。

まずはバランス出力の一方(OUT-)のFFTだが、結果は、

Total Harmonic Distortion: 0.061501%

・この場合はやはりA級の場合の歪率(
0.056415%)より多い。
・が、100Vr.m.s.出力時のバランス出力のFFTであるが、

Total Harmonic Distortion: 0.001003% とこの場合もA級の場合の歪率(0.001413%)より低歪率との占い結果だ。
・すなわち、A案において終段エミッタフォロアがA級動作の場合とB級動作の場合では、バランス動作の一方の出力自体ではB級の場合の歪率の方が大きいが、バランス出力はA級動作よりB級動作にした方が歪率が小さいということである。

・う〜む。。。にわかには信じがたい結果であるが、これが事実であれば、A案において終段B級動作を採用することは、エコの観点だけではなくこの点でも有力な選択肢である。ということになる。


・といったところで、下手な検討は終了とし、実際にA案によるDriver Unit for STAX Earspeakersを作ってみる。

・その回路はこう。

・要するにシミュレートしたA案そのものである。

・初段と2段目の差動アンプには、もとより特性の揃った素子で差動アンプ用に設えられ、熱結合の手間もないデュアルFET、TRを使いたい。ので、初段には東芝のデュアルFET2SK389。とうにディスコンであるが我が家のジャンクボックスに眠っていたのでこれを使う。ランクはGRのものしかなかったのだが、動作点を1.5mAとするので問題はない。

・で、2段目差動アンプにはK式ではお馴染みの三菱のデュアルTR、2SA798G。これは文句のないところ。が、これもとうにディスコンであるのでジャンクボックスから引き上げて起用する。

・初段のカスコード回路と定電流回路にはNECの耐圧400Vの現行品2SC2752を起用してみた。C案でこの部分に採用した2SA1156のコンプリとなるTRである。

・二段目のカスコード回路と定電流回路はC案と同じ三洋の2SA1968と東芝の2SC5466。これらも現行品だが、2SA1968に代わりうるTRは他にないし、2SC5466に代わりうるTRも多くはない。

・位相補正のコンデンサがわざわざ1pFの2個シリーズになっているのは500V耐圧の1pFのマイカコンデンサしか入手出来なかったため。耐圧600V以上の0.5pFのものがあればこうする必要はない。のは、C案の時と同じ。

・終段にバイアスを与えるバイアス回路のトランジスタは東芝の現行品2SC3423Yにしてみた。低Cob、高ftであり容易に手に入る。また、その形状が終段と熱結合するのに接着等の手間がいらないのでこの場合使いやすい。

・終段エミッタフォロアにはNECの現行品2SA14862SC3840を起用した。データシートでは高速度高耐圧スイッチング用とある。が、上でも述べとおり、これら以外にここに起用できるTRは見あたらない。また、高耐圧TRのhFEは標準値で20とか30とか大概小さいのだが、この2SA1486と2SC3840は600Vの耐圧があって、hFEはKランクで60〜120と、とりあえず普通程度にある。その意味でも希有なTRだ。勿論Kランクを起用した。

・惜しむらくは、この2SA1486と2SC3840の耐圧が800Vあれば、今回の回路で電源電圧を±360V程度とすることにより、出力500Vr.m.s.も狙えたであろうことだ。 が、叶わぬ夢である。

・で、その保護回路(電流制限回路)のトランジスタはどこにでもある東芝の2SA10152SC1815

・また、終段のアイドリング電流設定だが、まぁB級でも良いのだが、A級動作でも対応できるように放熱条件を備えたケースを用意したこともあり、まずはA級動作にすることとしよう。したがってアイドリング電流は10mA、そして、保護回路による電流制限は20mAとする。要するにシミュレートした設定と同じである。2SC3840のASOが高圧側で厳しく、この電圧でもこの辺が限界ということでもある。(追記:規格表から見ると、アイドリング時はぎりぎりOKだが、実動作時には限界を超えている可能性がある。ので、真似をしてはいけない。)
  

・そして、その電源部はこう。

・電源トランスは、今回はアンプ部の消費電流が前回製作したC案より大きいので容量を増やし、(株)フェニックスからRA80仕様でRコアトランスを入手した。整流ダイオードはC案で使用したのと同じ日立のV19G

・平滑ケミコンは日本ケミコン(株)のKMHねじ端子型220uF・400V。別にC案で使ったのと同じ350V耐圧のもので良かったのだが、たまたま買いに行った販売店で切れていたので400V耐圧のものになった。

・プロバイアス用のコッククロフト・ウォルトン回路のコンデンサーはC案を作ったときの余り物でニッセイ電機(株)のメタライズドポリエステルフィルム、MMCあたりと思われる630V0.01uFのフィルムコンデンサー。

・と、まぁ、電源部はC案と基本的に同じで何の変哲もない普通の回路である。

・ケースは、側板が放熱器構造となっている(株)タカチ電機工業のHY99−33−23SS。

・放熱設計からすると、HY99の側板の熱抵抗は1.38°C/Wなので、計算してみると、終段A級でアイドリング電流を10mAとしてその損失は1個当たり270V*10mA=2.7W、終段トランジスタの内部熱抵抗は(150−25)/15=8.4°C/W、さらに絶縁シートの熱抵抗を1°C/Wとして、終段トランジスタの温度上昇は、4×2.7W×1.38°C/W+2.7W×(8.4°C/W+1°C/W)=14.904°C+25.38°C=40.284°Cなので、周囲温度は100°Cでも大丈夫ということになる。

・ので、放熱設計的にはHY99は過剰なのだが、幅33cm、奥行き23cmのケースにトランスやケミコンを収め、放熱器へのトランジスタの取り付けも考えた場合、アンプ部は基板もろともに放熱器構造の側板に取り付ける以外には収まりそうにはなく、そうするとAT−1の各辺の長さは86mmであるから、側板は幅が91mmのHY99サイズが最低限必要ということになる。ので、HY99−33−23SSとなった。

・で、その側板にアンプ基板を取り付けるのだが、その姿が左。側板の幅にあまり余裕がないので下手をすると収まらなくなるのだが、なんとかぎりぎりで収まった。(^^)

・横から見た姿。

・3mm厚50mm×50mmのL字アングルで出力トランジスタと側板を連結するのが基本構造。

・さらに、3mm厚50mm×50mmのL字アングルに1.5mm厚15mm×15mmのL字アングルでアンプ基板を取り付けるための桟を組んで、これらを放熱器構造の側板にタップを切って固定する。

・もちろん3mm厚50mm×50mmのL字アングルが側板と接触する面には放熱効果を十分に得るためのシリコングリースを塗ってある。

基板はアルミアングルの桟にスペーサーを取り付けてその上に搭載する。
・基板の正面から見た姿。

・出力トランジスタはフル・アイソレーションタイプではないので、絶縁マイカ(一部は、ジャンクボックスにあった絶縁シート)を挟んで3mm厚50mm×50mmのL字アングルに取り付ける。もちろんこれらにもシリコングリースを塗って放熱効果に抜かりなきを期す。

・50mm×50mmのL字アングルの上に、ジャンクボックスに沈んでいたAT−1の切れ端を再利用して取り付け、これに終段のバイアス発生トランジスタとそのための一部の抵抗を取り付けて終段トランジスタとバイアス発生用トランジスタを熱結合している。

・終段トランジスタには100Ωものエミッタ抵抗を付けてあるので、あえて熱結合して温度補償をする必要性はないのではないか?というとその通りだろうとは思うが、電源電圧の高いアンプなので、まずは万全を期して熱結合による温度補償もすることとしたもの。

・とりあえずケース内に構成部品を収めてみた姿。

・トランスと電源基板は、前面パネルと背面パネル間に1.5mm厚15mm×15mmのL字アングルで桟を渡してこれに取り付ける。ケースの奥行きが23cmしかないので、ぎりぎりのところだがなんとか収まった。

・平滑ケミコンは、トランスの上空スペースを活用して背面パネルに取り付ける。

・また、ボリュームはC案同様東京コスモス電機(株)のRV30YGを使い、その配置もC案同様前面パネルのど真ん中にした。ので、これも前回製作したC案同様のトンちゃん顔になる。(^@^)

・なお、入力ピンジャックが2組付いているのが見える。のは、入力を2系統にするものではなく、2組を並列につないで、一方から入力信号をスルー出力しようとするもの。要するにSTAX純正ドライブアンプの真似である。実際、これがあると実に便利なので。(^^)
・ケースに収まることを確認して、後は調整と確認をしながら配線をする。当然だが今回も作業は注意深く進める。電源電圧が高圧だから誤って感電したら命に係わる。ので、電源を入れて調整する際は両手にゴム手袋をする。

・まずは電源部の配線をして、その出力電圧、プロバイアスの電圧を確認する。電源出力は無負荷では電源遮断後も電解コンデンサーに電荷がとどまって長時間高電圧が出力されるので危険だ。から、正負両出力に51kΩ2W抵抗を仮設して測ってみる。と、プラスマイナスとも285V。プロバイアスの電圧は4.7MΩ手前で測って590V。両方ともこの負荷電流でこの電圧は想定よりちょっと低いかも。。。(^^;

・が、問題ではない。ので、次に片チャンネルずつアンプ部の配線を行い調整する。アンプ調整の際は側板をケースから外せば良いので楽々である。初段のトリマーと2段目のトリマーは中央、バイアス回路のトリマーは最大にし、プラス電源とアンプ間に電流計(テスター)をつないで、間違いはないよなぁ〜と自らに確認し、緊張の瞬間。電源スイッチオン!

・結果、電流計(テスター)の針が動いて25mAを指して止まった。にんまり。(^^) この時点で正常動作をほぼ確信。が、しばしそのままで異音、異臭等がないことを確認する。

・後は、初段トリマーでOUT+とOUT−の電位差が0Vになるように調整し、2段目トリマーでOUT+(OUT−を見ても良い)の対アース電圧が0Vになるよう調整し、次に終段のアイドリング電流をエミッタ抵抗の100Ωの両端電圧で測ってこれが1V(アイドリング電流10mA)になるよう、バイアス回路のトリマーで調整する。これもOUT+側、OUT−側ともうまくいった。ので、再度OUT+とOUT−の電位差、それらの対アース電圧を確認し調整をする。で、もう一方のチャンネルも同様に調整する。と、こちらもうまくいった。よかったー。(^@^)

・結果、OUT+とOUT−の対アース電圧は電源オン後マイナス側からプラス側へややドリフトするが、OUT+とOUT−間の差電圧は殆どドリフトしない。し、終段のアイドリング電流は電源オン直後から10mAにぴたりと張り付き、その後発熱で暖まってもぴくりとも変動しない。

・で、最後にまた電源電圧とプロバイアス電圧を確認する。と、電源電圧は±260V、プロバイアス電圧は4.7MΩ手前で測ってちょうど規格値の580Vとなった。今回は、所要電流の増加を見越してトランスの容量を増やし、想定電流でも電源電圧は前回のC案より高くなって±270V程度になるのではないかと考えていたのだが、この点では想定が外れた。が、設計値の±250Vは超えているので問題はない。結果的には、仕上がり電源電圧やコッククロフト・ウォルトン回路入り口の分圧抵抗など、前回製作したC案と全く同じになった。
  

・と、調整も済んだので、次にアンプの動作が適切かどうかを方形波応答等で観じる。
10kHz 100kHz ・参考までに、LTSpiceの占い波形も観じておく。この場合、アンプの入力には実機と同様に2kΩと100pFのローパスフィルターを入れ、ローパスフィルターの入り口に入力方形波を加える。ので、入力ローパスフィルター込みの応答波形になる。が、その場合ローパスフィルターのカットオフ周波数は796kHzなので実際のところあまりその影響はない。入力は10kHzと100kHzの方形波で、振幅は1V(±0.5V)p−p、出力は無負荷である。

・で、LTSpiceの占う出力応答波形が左。赤が正相側出力、青が逆相側出力、そして緑がバランス出力。やはりローパスフィルタの影響は余りなく上で観たのと同様に250V/uS程度のスルー・レートだ。
L−channnel 10kHz 50V/div L−channnel 100kHz 50V/div ・まずは左チャンネル。

・オシロにバランス入力はないので、正相出力と逆相出力を二現象で観たものである。入力は1Vp−pなので、出力は250Vp−pと、ほぼ最大出力の1/2。負荷は無負荷。

・10kHzの方形波応答を観ると、LTSpiceの占い波形に良く似ており、占いもまんざらではないことが分かるのだが、実機の方の立ち上がり、立ち下がりのピーク、ディップが大きい。

・また、10kHzの方形波応答でも、その立ち上がり、立ち下がりのスピードが占い波形より遅く、スルー・レートも占い結果ほどはないことが分かる。
R−channnel 10kHz 50V/div R−channnel 100kHz 50V/div ・こちらは右チャンネル。

・左チャンネルに殆ど同じようである。

・こちらで100kHz方形波応答を観るとLTSpiceの占い波形と比較して明確なのだが、やはり立ち上がり、立ち下がりのスピードが遅く、したがって、スルー・レートは想定より小さい。という結果である。

・LTSpiceの占いでは杞憂に終わったと安心してしまったのだが、もしかするとその危惧が現実になってしまったかな。。。(^^;

L−channnel 100kHz Balance 50V/div R−channnel 100kHz Balance 50V/div ・そこで、二現象の一方を反転させて両出力を加算し、間接的にバランス出力を観たものがこれであるが、これで観ると出力500Vp−pと最大出力のほぼ半分の場合において、2uSで250V立ち上がっており、したがってスルー・レートは125V/uSということになる。

・LTSpiceの占いでは250V/uS程度だから、その半分だ。

・結果、終段の動作電流と負荷120pFで規定されるスルー・レート、すなわち、20mA/120pF=166.7V/uS以下ということになってしまった。(爆)
L−channnel 75kHz 50V/div 2uS/div R−channnel 75kHz 50V/div 2uS/div ・が、この場合の方形波は過大出力時ではなく、最大出力の半分の出力の場合のものなので、正しいスルー・レートを表現していない可能性がある。

・ので、2現象250Vp−p(バランスで500Vp−p)出力で、正弦波がどの周波数まで三角波にならずに正弦波として出力できるかでスルー・レートを測ることにしてみると、各相75kHz〜80kHz程度までは250Vp−pの正弦波が出力出来る。

・となると、スルー・レート=π×75kHz〜80kHz×500Vp−p=117.75V/uS〜125.6V/uS。なので、やはり、125V/uS程度のスルー・レートだ。

・う〜ん。。。、これでは、終段の動作電流と負荷120pFで規定されるスルー・レート、すなわち、20mA/120pF=166.7V/uS以下であるから、わざわざこのA案でドライブアンプを製作する意味がかなり抹殺されてしまう。orz

・のだが、ものは考えようであり、125V/uSのスルー・レートがあれば、120pFの負荷において、この電源電圧で可能と思われる最大出力967.7Vp−pを125/(π×967.7)=41.1kHzの正弦波まで出力出来るということなのである。前回製作したC案ではこれが11.25kHzの正弦波までであったから、これに比べれば帯域は3.65倍高域に伸びたということであり、十分に今回のA案を製作した意味がある結果ではないか。(^@^)

・ので、これで行こう。(^^)

・と、思ったのだが、やはりその改善策を検討してみる。

そのために、前回製作したC案についても同様に観ておく。

・情報は多いほど判断が適切になる可能性が高まる。
10kHz 100kHz
・こちらも、まずは、LTSpiceがどのように占うか観じる。

・この場合も、アンプの入力には実機と同様に2kΩと100pFのローパスフィルターを入れ、ローパスフィルターの入り口に入力方形波を加える。入力は10kHzと100kHzの方形波で、振幅は1V(±0.5V)p−p、出力は無負荷というのも同じ。

・で、LTSpiceの占う出力応答波形が左。赤が正相側出力、青が逆相側出力、そして緑がバランス出力。この場合はローパスフィルターの影響が出るのか、500V/uS程度のスルー・レートとなっている。
L−channnel 10kHz 50V/div L−channnel 100kHz 50V/div ・まずは左チャンネル。

・これも正相出力と逆相出力を二現象で観たもので、入力は1V(±0.5V)p−p、出力は250V(±125V)p−p、負荷は無負荷である。

・10kHzの方形波応答を観ると、LTSpiceの占い波形ほど美しくはなく、今回製作したA案同様、立ち上がり、立ち下がりにピーク、ディップが生じている。が、その出現の仕方が今回のA案とは逆になっている。のは、A案はプラス電圧側に2段目差動アンプがあるのに対してC案はマイナス電圧側に2段目差動アンプがあるためだろう
R−channnel 10kHz 50V/div R−channnel 100kHz 50V/div ・立ち上がり、立ち下がりのスピード、すなわちスルー・レートについては、この場合10kHz方形波応答では判別することが出来ない、という程度のスピードはありそうだ。

・で、右チャンネル。

・ほとんど左チャンネルに同じである。

・こちらで100kHz方形波応答を観ると、LTSpiceの占い波形と比較して明確だが、やはり立ち上がり、立ち下がりのスピードが遅く、スルー・レートはLTSpiceの占う500V/uSという数値には到底至らないようだ。

L−channnel 100kHz Balance 50V/div R−channnel 100kHz Balance 50V/div ・そこで、こちらも二現象の一方を反転させて両出力を加算し、間接的にバランス出力を観てみると、出力500Vp−pと最大出力のほぼ半分の場合において、2uSで400V立ち上がっており、したがってスルー・レートは200V/uSということになる。LTSpiceの占うスルー・レートの5分の2だ。
・と、こちらも予想外にスルー・レートが小さい。orz

・まぁ、実用上全く問題はない結果なのだが、こうなると、今回のA案の改善策を考えるには、これらA案とC案の実機のスルー・レートがLTSpiceが占うものより小さい要因を掴んでおく必要がある。

・何となれば、対策としては上の方ですでに考えてある二つ、すなわち、一つは2段目の動作電流を増やすこと、二つは終段エミッタフォロアをダーリントン接続にしてその前段にはCob等の小さいトランジスタを起用することなのだが、C案の観測結果のように2段目差動アンプの段階までにこの低スルー・レートの要因があるとすれば、前者はまだ良しとしても、後者は採用の意味がないということになってしまうからだ。

・したがって、ここでまた愚考する。

・と、遠くから「あの真理を思い出せ。」という天の声が聴こえてきた。

・それは、「この世の現象は、もともとそのままに観測することは出来ない。すなわち、必ず観測系の影響を受けるので、決してそのままの姿を観測することは出来ない。」という真理である。

・そうだ。この世のものは「見ると変わる」のだ。から、オシロの示す姿が現実を正しく表しているなどと考えてはいけない。

・な〜んて言っては大げさだが(^^;、要するにこの場合、配線等のストレイ容量やプローブの入力容量が効いている。と、誰でも当然に想起するであろうことをこれまでのLTSpiceの占いでは考慮していないではないか。

・そこでプローブの入力容量を取説で確認してみると、なんと×10モードでも22pF±10%と書いてある。(爆)

・要するにこれらを考慮して観じなけれ正しい姿には近づけない。という、全く当たり前のことである。(^^;  ← あほう (−−)
・なので、やり直し。

・まずはC案について、ストレイ容量とプローブの入力容量を考慮した下の回路でLTSpiceで占ってみる。

・C5、C6がプローブの入力容量であり、C7が配線等のストレイ容量である。C案による実機ではC7の両端から出力ケーブルが接続コネクタまで伸びているので、その辺でこのくらいのストレイ容量ということにしてみた。と言うか、何度かの占い結果から帰納した容量値である。
・で、この場合のLTSpiceの占い結果が左だが、まぁ、なかなか良く現実の方形波応答と合うものになった。

・現実の応答波形の直線的な立ち上がり、立ち下がりは、LTSpiceでも出力ノードに直接容量をぶら下げないと再現できないので、現実の方形波応答もプローブの入力容量とストレイ容量によりこうなっていると考えて良いように思う。

・また、現実の方形波応答の立ち上がり、立ち下がりのオーバーシュートは、プローブの調整など、観測系の問題かも知れない。。。が、正しくは不明。。。(^^;

・だが、C案については大体これで解けたと考えて良いように思える。

・すなわち、C案をオシロで観測して計測されるスルー・レートは、ほぼ観測に使用したプローブの入力容量によるものである。ということだ。

・なお、LTSpiceの占い結果の縦軸の上を200Vで切ってあるのは、オシロ写真と合わせるため。
L−channnel 100kHz Balance 50V/div L−channnel 100kHz 50V/div
  
・と、いうことで、次は今回のA案である。

・まず、ストレイ容量とプローブの入力容量であるが、それらについてはC案での結果を踏まえて、同様の容量をC8、C9、そしてC10として追加してある。

・のだが、それらだけで実機のような低いスルー・レートにはならない。ので、いろいろシミュレーションを行い、2段目差動アンプの出力(=終段エミッタフォロア入力)に20pFのC11とC12を加えてある。
・で、この場合のLTSpiceの占い結果が左だが、まぁ、これもこれでなかなか良く現実の方形波応答と合っている。

・と、なると、現実には付いていないC11、C12の20pFの正体は何か?が問題だが、その候補は2段目カスコード回路の2SA1968のCob、定電流回路の2SC5466のCob、そして、出力エミッタフォロアの2SA1486と2SC3840のCob等の入力容量以外にはない。

・のであるが、上のC案での考察結果は、2段目の2SA1968と2SC5466のCobが見えない状況でぶら下がっていることを考える必要はないということを示している。ので、基本的に同じ回路、同じ素子であるこのA案でも、2段目の2SA1968と2SC5466のCobが見えない状況でぶら下がっていると考えることは出来ない。

・したがって、このC11、C12の20pFの正体は出力エミッタフォロアの2SA1486と2SC3840のCob等の入力容量である。という結論になる。





・となると、これまでのLTSpiceのシミュレーションで使用した終段2SA1486と2SC3840のモデルパラメータが現実に照らすと必ずしも適切なものではなかった。という結論が導き出される。

・メーカー提供の2SA1413のモデルパラメータを基本としているのだが、やはり2SA1413と2SA1486では中身が異なるのか。。。

・と、考えてもしょうがない。ので、そのデバイスモデルパラメータをいじってみた。

・一番怪しいのがCobの元となるCJCだ。そこでこれをどちらも250E−12(250pF)と変更することにより、上の回路でC11、C12の20pFを撤去したLTSpiceシミュレーションで左のような占い結果が得られた。

・この結果を見ると、この辺がどうも現実により近いものと考えて良いのではないか。と、思われる。

L−channnel 100kHz 50V/div L−channnel 100kHz Balance 50V/div

・以上から、A案においてスルー・レートが想定より小さいのは、終段2SA1486と2SC3840のCobが想定より大きいためである。という結論になる。

・から、対策として想定していた二案はともに実際にも有効である蓋然性が高い。

・のだが、本当にこの考え方が正しく対策が有効かどうかは、実際に作って検証してみなければ分からない。

・ので、これら二案による対策を具体的に考え、実践してみる。
  
・最初に、第二案。終段エミッタフォロアをダーリントン接続にする案を考える。

・溺れる者はわらをも掴む。ではないが、終段ダーリントンの前段には、2段目に起用してある2SA1968と2SC5466を起用するという手があることを思いついた。多分これが唯一の終段ダーリントンプッシュプルエミッタフォロアの手法だろう。

・その回路はこう。なお、C8、C9、C10は勿論プローブの入力容量と配線のストレイ容量分である。

2SA1968と2SC5466のエミッタ抵抗が1kΩというのはやや大きい感じがする。しかしながら、これでこれらのアイドリング電流は3mAであり、2SA1968のIc(max)(=10mA)とこれらの損失(これで800mW程度になる)から、この辺が限界であるし、これを1kΩより小さく設定すると、小さくするほどに大振幅の高周波入力時にQ22、Q23の2SA1968に絶対最大コレクタ電流10mAを超える電流が流れる可能性が高まってくるので、残念ながらこれ以下には出来ない。

・が、これが1kΩであることが高速化の足かせになる可能性はある。
・LTSpiceの占う方形波応答波形はこう。

・もちろん、デバイスモデルパラメータには変更後の数値を使っている。


・非常に高速で良さげな方形波応答だ。これによれば、スルー・レートは500V/uS程度である。入力ローパスフィルターの影響があるので、多分これで最高速だ。

・と、LTSpiceによれば、2SA1968と2SC5466のエミッタ抵抗が1kΩでも問題ないという結果だ。

・これが現実化するなら大変素晴らしい。のだが、問題はその
2SA1968と2SC5466のデバイスモデルパラメータが“もどき”であること。(爆)

・はたしてどうか。

・で、実際にそのように改良後の実機の方形波応答はこう。

・残念ながら、やはりLTSpiceが占うような高速応答には全くならない。orz また、10kHz方形波応答のピーク、ディップも大きくなってしまっているし、その立ち下がりの波形が何故か波打っている。

・で、左下のバランス出力の方形波応答波形の立ち上がりを観ると350V立ち上がった付近で速度が低下しているのだが、とりあえず2uSで400V弱の程度立ち上がりだ。したがってスルー・レートは200V/uS近くあるということになる。

・が、右下の各相250Vp−p(バランス出力では500Vp−pになる)の正弦波を出力できる周波数の上限を見ると、90kHz程度までなので、π×90kHz×500V=141.3V/uSのスルー・レートと計算される。

・これは、改良前の125V/uSのスルー・レート値は超えるものの終段の動作電流と負荷120pFで規定されるスルー・レート、すなわち、20mA/120pF=166.7V/uSには至らない。

う〜ん、そうなのか。この案には期待したのだがいまいちの結果だ。し、LTSpiceの占い結果とはかなり違う結果であるので、まだまだ観じ得ていない事実があるとういことだなぁ。。。残念。
10kHz 50V/div 100kHz 50V/div
100kHz balance 50V/div 90kHz 50V/div 2uS/div
  
そこで、次に第一案。単純に2段目の動作電流を増やす。

・と言っても、カスコード回路の2SA1968のIc(max)(=10mA)や、2SA1968と2SC5466の許容損失(放熱板なしでは2W)からむやみには増やせない。ので、これもやはり3mAとする。これで2SA1968と2SC5466の損失は800mWほどになるから、放熱板を背負わないままでは損失的にも限界だ。


・という訳で、第一案の回路はこう。
・LTSpiceの占う方形波応答波形はこう。

・スルー・レートは200V/uS程度になるという占いである。
・で、実際にそのように改良後の実機の方形波応答はこう。

・左上の10kHz方形波では、第二案に比較すればピーク、ディップのレベルは小さくなっている。右上の100kHz方形波応答については、基本的にはLTSpiceの占い波形に同じであるが、立ち上がりにやはりピークがあることや立ち下がりが波打つなど、やはり違いがある。

・で、左下のバランス出力の方形波応答波形を観ると、やはり400V以上で立ち上がりのスピードが低下するのだが、2uSで400V程度立ち上がっているようである。ので、スルー・レートはLTSpiceの占い結果と同じ200V/uSということになる。

・そこで、各相250Vp−p(バランス出力では500Vp−pになる)の正弦波を出力できる周波数の上限を見ると、右下のとおり120kHz〜125kHz程度である。この点からは、π×120kHz〜125kHz×500V=188.4V/uS〜196.25V/uSのスルー・レートと計算されるので、190V/uSのスルーレートはあると見て良さそうだ。

・良かったぁ。(^^) 190V/uSのスルーレートは、終段の動作電流と負荷120pFで規定されるスルー・レート、166.7V/uSを超えものであり、これならA案を製作する意味が100%あるということになる。

・ので、これで行こう。(^@^)

10kHz 50V/div 100kHz 50V/div
100kHz balance 50V/div 125kHz 50V/div 2uS/div 

・結果、A案による我がDriver Unit for STAX Earspeakersの回路はこうなった。

・当然、第一案による対策を講じたものである。が、具体的には抵抗3個の値を変えただけ。

・だが、2段目の2SA1968と2SC5466の損失はそれぞれ0.8W近くになる。ので、これらのTRのジャンクション温度は50℃程度上昇する。したがって指で触るとアッチッチだが、まぁしょうがない。ケース天板、底板の適当な位置にも少し穴を開けてケース内部の放熱にも万全を期そう。
    
10kHz 50V/div 20uS/div 50kHz 50V/div 5uS/div 100kHz 50V/div 2uS/div で、動作適切性の確認の続きだが、通常出力レベルではどうか?ということで、100Vr.m.s.出力時の10kHz、50kHz、100kHz正弦波及び方形波の応答波形を観る。

・負荷は各相にオシロのプローブ(10MΩ、22pF)。

・各相を観測し、バランス出力は、一方を反転し加算することにより間接的に観ている。

・上下に同じようなものが2枚並んでいるが、それぞれ上が今回製作したA案のものであり、下は、前回製作したC案のものである。

・これらを観るといくつかのことが分かる。

・一つは、正弦波出力で明らかだが、両作例とも、周波数が高くなるほどに正相側の仕上がりゲインが逆相側より大きくなっていることである。方形波応答の方も良く見ればそうなっている。

・が、これらが合成されるバランス出力は、各相の増減が相殺されて正規の出力電圧となっている。

・それは、方形波応答の方で一層明らかである。

・LTSpiceの歪みの占いにおいて、バランス出力の歪みが、その各相単独の歪みより大きく改善するのは、これがその理由なのであろう。

・NFBが、バランス出力が入力と相似になるよう調整するため、各相の出力は入力相似から外れるということになる訳だ。要するにこの場合、各相出力はNFB的に最終的なバランス出力を形成するための途中信号、ということだろう。

・が、本来、各相の信号伝送系統が全く同じであればこのようにはならないはずなので、問題は、各相の伝送系統のどこかに対称でない何かがあるということである。

・差動アンプと言えども完全に同じものということはないので、これは当たり前と言ってしまえばそれまでなのだが、A案、C案ともそうなっていることから考えれば、これは、初段差動アンプの逆相側を接地して、アンバランス入力でバランス出力を得ていることに要因があるような気がする。要するに、初段差動アンプが理念型動作であればこうはならないところ、現実には理念型から外れるのでこうなるのではないかな、と。

・二つは、正相、逆相の非対称性の問題ではなく、2段目差動アンプ部の容量負荷ドライブ能力である。すなわち、その差動アンプ側からの容量充電能力と定電流側の容量放電能力の非対称性であり、当然、アクティブな差動アンプ側からの容量充電能力の方が高く、スタティックな定電流側の容量放電能力が低いので、方形波応答で定電流側の容量放電速度が間に合わない場合、その反対相の差動アンプ側からの容量充電でこれを補完しようとすることになる。これが、各相出力方形波応答の立ち上がりのピークの原因だろう。2段目の定電流回路の設定電流が大きいほど、このピークが小さいこともこれを裏付けているように思う。

・三つは、位相補正。まぁ、これは多少調整の余地があるかも知れない。が、最終的にはオーバーシュート1波なので、当面はこれで良いかな。

・と、まだまだ観じ得ていないところや講じうる対策があるような気はするが、素人なのでこの辺で妥協し、動作適切性の確認を終了する。(^^;(爆)
10kHz balance 50V/div 20uS/div 50kHz balance 50V/div 5uS/div 100kHz balance 50V/div 2uS/div
10kHz 50V/div 20uS/div 50kHz 50V/div 5uS/div 100kHz 50V/div 2uS/div
10kHz balance 50V/div 20uS/div 50kHz balance 50V/div 5uS/div 100kHz balance 50V/div 2uS/div
  
・と、いうことで、最後にその音だが、

・SR−404をかぶって最近某氏から頂いた m(__)m DC録音したオーケストラ曲を再生した瞬間、オーケストラの中にワープしたような感覚に驚かされる。客席ではなく、あたかも指揮者の位置で聴くように、生々しい演奏が押し寄せてくる。その音の自然さ、滑らかさ、艶やかさ、優しさ、力強さ、すべての音が生命を持った生き物のように活動し、心を込めて歌っている。

・と、まぁ、私にはあまり表現力がないので、K先生のお言葉を勝手にお借りしてみた。(^^; のだが、まさにその様な感じがする。

・続いてジャズの「IKETANG 15th Anniversary INTERBEING」を聴く。と、こちらも再生した瞬間に演奏会場にワープする。それも最前列でかぶりつきで聴くように生々しい演奏が押し寄せてくる。観客の拍手は後ろから聞こえてくる。そして、それらの音が力強く、美しく、自然なだけでなく、空気感、空間感も豊かで自然なのが素晴らしい。

・が、もちろん、スピーカーで聴く場合と違って、全身で音楽を感じることは出来ない。のは、イヤースピーカーといえどもあくまでヘッドフォンであるからこれはしょうがない。

・また、今回のA案と前回のC案との比較だが、はっきり言って殆ど同じ音だと思う。(爆) が、今回のA案で聴いた直後にイヤースピーカーを差し替えて前回のC案で聴くと、やや端正と言うか、少し音が整理されたような感じを受ける。のは、やはり高域の伸びの違いなのかもしれない。

・と、まぁ、これらはあくまで個人的感想に過ぎない。ので、信じてはいけません。(^^;(爆)

で、今回の白ブタ(^@^) と 前回の黒ブタ(^@^) 




(2010年3月2日)






その後



・と、前回妥協してしまったのだが、実はまだ気になる部分があったのだった。(爆) ので、なお観じ得ていないところや講じうる対策について、下手の考え休むに似たり。(^^;

・で、我がA案の回路はこうなった。

・終段エミッタフォロアのバイアス発生回路と並列に0.1uFのコンデンサー(C12とC14)を加え、終段エミッタフォロアのマイナス側の2SA1486のベースに挿入していた抵抗(150Ω)を撤去した。
・このような変更を加えても、LTSpiceの占う方形波応答波形には何も変化がないよう。
・が、実機の方形波応答は、かなり改善する

・写真は上が回路変更前で、下が変更後。

各相250Vp−p出力の10kHzの方形波応答では、プラス側の立ち上がりのピーク(オーバーシュート)がかなり改善され小さくなっている。それは100kHz方形波応答でも明らかで、こちらでは変更前の応答で気になっていた立ち下がりの応答の波打ちも消滅した。(^^) し、立ち上がりと立ち下がりのバランスが良くなり、LTSpiceの占う応答波形にかなり近い応答波形になった。
10kHz 50V/div 100kHz 50V/div
Ver4.2
Ver4.21
500Vp−pのバランス出力方形波応答波形も、変更前の応答で気になった400V以上での立ち上がりのスピードの低下が解消している。(^^)

・で、この改善後の方形波応答の立ち上がりでスルー・レートを観ると、2uSで380V立ち上がっており、したがってスルー・レートは190V/uSである。

また、各相250Vp−p(バランス出力では500Vp−pになる)の正弦波を出力できる周波数の上限を見ても、変更前同様120kHz〜125kHz程度である。これは変わらないが、多少波形が綺麗になったように見える。で、この点からも、π×120kHz〜125kHz×500V=188.4V/uS〜196.25V/uSのスルー・レートと計算されるので、スルー・レートは190V/uS程度ということになる

・まぁ、この回路変更でスルー・レートが変化しないのは当然である。
100kHz balance 50V/div 125kHz 50V/div 2uS/div
Ver4.2
Ver4.21


10kHz 50V/div 20uS/div 50kHz 50V/div 5uS/div 100kHz 50V/div 2uS/div ・何故にこのように改善するのか?だが、それは、2段目差動アンプ部の容量負荷ドライブ能力の問題にも関連して、それでドライブされる側である終段エミッタフォロアのプラス側とマイナス側素子の非対称性、具体的にはそれらのCobの違いが、これらの応答のそもそもの要因になっているからである。

・すなわち、プラス側の2SC3840のCobよりもマイナス側の2SA1486のCobの方が大きいので、これらをドライブする際、そのCobの充放電に要する時間に差が生じる、具体にはエミッタフォロアのプラス側は早く、マイナス側が遅くなってしまう。

・そのため、方形波応答でプラス側の立ち上がりでピーク(オーバーシュート)が生じる訳だ。
Ver4.2
Ver4.21
Ver3
10kHz balance 50V/div 20uS/div 50kHz balance 50V/div 5uS/div 100kHz balance 50V/div 2uS/div ・そこで、その充放電の時間を極力揃えるために、2SC3840のベース抵抗は残したまま、2SA1486のベース抵抗は撤去し、さらに、バイアス回路のインピーダンスも2SA1486のCobの充放電を遅らせる方向に作用するので、コンデンサーをパラに繋ぐことにより高周波領域でこれをショートしたのである。



で、通常出力レベル、100Vr.m.s.出力時の10kHz、50kHz、100kHz正弦波及び方形波の応答波形を再度観たのが左の写真群。

・負荷は各相にオシロのプローブ(10MΩ、22pF)。

・各相を観測し、バランス出力は、一方を反転し加算することにより間接的に観ている。

・今度は上中下に同じようなものが3枚並んでいる。それぞれ上が変更前のA案のもので、真ん中が今回の回路変更後のA案のもの、そして下が前回製作したC案のもの。
Ver4.2
Ver4.21
Ver3
10kHz 50V/div 20uS/div 50kHz 50V/div 5uS/div 100kHz 50V/div 2uS/div で、今回の回路変更による改善効果は方形波応答でより明確。

Ver4.2
Ver4.21
Ver3
10kHz balance 50V/div 20uS/div 50kHz balance 50V/div 5uS/div 100kHz balance 50V/div 2uS/div ・バランス出力の方形波応答でも、立ち上がりのオーバーシュートと立ち下がりのオーバーシュートが対称に現れるようになり、プラスマイナスの動作対称性が良好になったことが分かる。(^^)
Ver4.2
Ver4.21
Ver3

・よって、A案による我がDriver Unit for STAX Earspeakersの回路はこう。


で、これで音まで一層良くなったような気がする。のだが、それはやはり手前味噌と言うべきものか。(^^;(爆)





(2010年3月6日)






その後の2
・プロバイアス電源は電流は殆ど流れない。ということで、従前の回路で良いと思っていたのだが、ふと思いついてリップルフィルターを追加してみたところ、この方が良いのである。

・となると、このプロバイアス電源を超高速レギュレータで供給してみてはどうだろう。

・などということは考えない方が良いか。(^^;(爆)
    




(2010年3月21日)




“Driver Unit for STAX Earspeakers を Study する その3” はこちら