静止レジスタの回路を以下に示します。
それぞれ nビットの入力と出力があり、書き込みパルスで
データ入力が、読み出しパルスでデータ出力が行われます。
このレジスタの原理は、RS-FFの動作を思い起こせば容易に
理解できると思います。
なお、この回路例では、レジスタの内容をクリアするリセット
入力もあります。
この他、多くのディジタル回路で、D-FFを用いた静止レジスタが
多く用いられています。その構成については参考書等で調べて下さい。
このシフトレジスタは、乗算や除算の桁数シフトや、
ネットワーク回路を構成する並列→直列変換や、
直列→並列変換等に利用されます。
特別な専門知識がなくても理解できるよう、できるだけ理解しやすい解説を
心がけたつもりです。
しかし、制作時間等の制約により、内容的に不十分な個所も多々あります。
これらは、今後充実させてゆくつもりですが、当面は他の参考書等で補って
いただければと思います。
また、”はじめに”の項で述べましたように、2年以降の授業(例えば演算回路)で
より高度な内容について学習することになっています。
その中で、理解がさらに深まるよう願っています。
なお、十分注意したつもりですが、この授業内容に誤りが含まれていると思います。
誤りの内容や、授業の感想等を、e-mail等でご連絡いただければ幸いです。