第11章 順序回路（その２）

本章では、順序回路の設計手順を一般化した応用方程式による
手法について解説します。次に、代表的な順序回路である2進カウンタの
構成法を示し、クロックに同期して動作する同期式カウンタと、そうではない
非同期式カウンタについて紹介します。
 

目次

 
・ 応用方程式
・ 2進カウンタ
・ 同期式カウンタと非同期式カウンタ
 

11.1 応用方程式

11.1.1 順序回路の設計手順

順序回路の設計手法にはいくつかのアプローチがありますが、
ここでは、応用方程式を用いた方法について紹介します。
この応用方程式とは、次の状態 Qⁿを現在の状態 Q と入力で
表現したもので、一般に次のように表されます。


この式で、g₁、g₂という変数は0または1の値をもち、
具体的には順序回路の入力の関数になります。
これらg₁、g₂と順序回路の出力(Z)は遷移表から求めます。
カルノー図等の手法により簡略化します。
例えば、この後で述べる2進カウンタ（1ビット）の場合は
1入力(変数： x）であり、

の関係が成立します。 また、2進カウンタの出力 Z は

   Z  = x Q
 
と表されます。
なお、この具体的な求め方については、次節で説明します。

次に、この順序回路で使用するフリップフロップ（FF）の種類を決定します。
例えばRS-FFを選択した場合、そのFF入力は、
S（セット）とR（リセット）の2つであり、その入力方程式は次のようになります。


 
この入力方程式は、ＦＦの種類が決まれば自動的に定まる性質のものです。
なお、その求め方については、このあと説明します。
2進カウンタの場合、上で求めたg₁、g₂を代入すると以下のようになります。



この式から、RS-FFを用いた2進カウンタの回路図が次のように求まります。



以上の手順を整理すると、次のようになります。

�@ 入力(x)と出力（Z）に関する遷移表を作成する。
�A 応用方程式のg₁、g₂と出力(Z)を入力(x)を用いて表し、簡略化する。
�B 使用するフリップフロップ（FF）の入力方程式に�Aで求めたg₁、g₂を代入する。
�C �Bの結果と出力の式から論理回路を構成する。
 
 

11.1.2 フリップフロップの入力方程式

ここでは、フリップフロップ（FF）の入力方程式について解説します。
もう一度、応用方程式を示します。



これより、下に示す遷移表が自動的に導かれます。


---

�@  RS-FF

はじめに、RS-FFの入力方程式を求めます。
第10章で説明したように、現在の状態 Qから次の状態 Qn
への遷移を、RS-FFの2入力（R,S)を用いて、実現することを考えます。
遷移表の右半分にその結果を追加します。
 
RS-FFの遷移表


表の”−”は、0または1を示します。 以下、簡単に説明します。
出力 Qが 0から1に変化するのは、入力のセット（S=1）が原因であり、
リセットはされていません（R=0）。
逆にQが 1から0に変化するのは、リセット（R=1）されたためであり、
セットはされていません（S=0）。
なお Q = 0で変化しない場合は、セットもリセットもされなかったか、
リセットされたかのいずれかです。
同様に、 Q = 1で変化しない場合は、セットもリセットもされなかったか、
セットされたかのいずれかです。

この遷移表を用いて、2つの入力（R，S）をQとg₁、g₂を用いて表します。
入力Sに関するカルノー図を作成すると、以下のようになります。
 
 
また、入力 Rのカルノー図は以下のようになります。
 

これより、RS-FFの入力方程式が次のように定まります。

 
 
 

---

�A T-FF

T-FFでは、入力T=1で出力 Qが反転します。
その遷移表を次に示します。
 
T-FFの遷移状

これより、入力 Tを求めます。カルノー図は以下のようになります。


これより、T-FFの入力方程式は以下のように求まります。


---

�B JK-FF

JK-FFでは、入力JとKの機能は、RS-FFのS（セット）とR（リセット）
とほぼ同じですが、J = K = 1で出力 Qが反転する点が異なります。
これらを考慮して遷移表を作成すると、次のようになります。
 
JK-FFの遷移表


これより、入力 J, K を求めます。
まず、入力 J のカルノー図は以下のようになります。
 


入力 K のカルノー図は以下のようになります。



これより、JKｰFF の入力方程式が得られます。
 

---

�C D-FF

D-FFには2つの入力（D、クロック）があり、入力Dの値が
1クロック遅延して出力 Qにあらわれます。
その遷移表を次に示します。
 
D-FFの遷移表


ここで、入力 D のカルノー図は以下のようになります。



これより、DｰFF の入力方程式は以下のように求まります。
 
 

この式は応用方程式と同じ表現になっていることに注意してください。
（Qⁿ = Ｄ）
すなわち、次の状態 Qⁿ  を現在の状態 Q を用いて生成し、これを入力 D に
接続すればよいことを示しています。
このD-FFは、実際の同期式順序回路で多用される重要なフリップフロップ（ＦF）です。
その動作を十分理解し、設計に利用できるようになることが望まれます。

11.2 2進カウンタ

本節では、1ビットの2進カウンタの構成法について解説します。

この2進カウンタの回路を、応用方程式を用いて求めてみましょう。
以下、前節の手順にしたがって進めます。

�@ 遷移表の作成

 1ビットの2進カウンタの遷移表は以下の通りです。



 �A 応用方程式

   上記遷移表から、応用方程式を求めます。
 



手順の �B �C については、使用するフロップフロップごとに
解説します。
（なお、RS-FFについては、11.1の例で示した通りなので、
  ここでは省略します。）
 


---

11.2.1 Ｔ-FF

 �B T-ＦＦの入力方程式
 
Ｔ-ＦＦの入力方程式を次に示します。
 

これに手順�Aの g₁、g₂を代入します。
 
 
 �C 論理回路の構成
 

11.2.2 JK-FF

�B JK-ＦＦの入力方程式
JK-ＦＦの入力方程式に手順�Aの g₁、g₂を代入します。
 

 
�C 論理回路の構成


 
 

---

11.2.3 D-FF

 �B D-ＦＦの入力方程式
 
D-ＦＦの入力方程式に手順�Aの g₁、g₂を代入します。



�C 論理回路の構成


 

---

このような 1ビットの2進カウンタを従属接続すれば、ｎビットの2進カウンタ
が実現できます。

例えば、T-FFの場合下図のようになります。


 
このカウンタは、n=3で、0〜7までの2進数を繰り返しカウントします。
そのタイムチャートを以下に示します。
 
 

 
このカウンタの出力は、（0→1→2）というように、１クロックごとにカウントアップします。
なお、各フリップフロップのQを出力をすれば、（7→6→5）というように、 カウントダウンする
カウンタとなります。
 
また、カウンタ値を 0にクリアする機能や、あらかじめ設定した値を
初期値としてロードする機能を付加することも可能です。
それらの詳細については、参考書等で調べてみてください。
 

11.3 同期式カウンタと非同期式カウンタ

�@ 非同期式カウンタ

はじめに非同期式カウンタについて説明します。

11.2で示したカウンタは、この非同期式です。そのタイムチャートを拡大
したものを、以下に示します。
例えば、入力 x の立上り後、遅延時間 td で出力 Q1が変化します。
また、出力 Q2は出力 Q1の立下り後 Td で変化し、さらに、出力 Q3は
Q2 の立下り後 td で変化します。
したがって、出力の Q3は、入力 x の立上りから3段分の遅延が含まれる
ことになります。すなわち、この非同期式でｎビットのカウンタを構成する場合、
遅延時間も ｎ倍されることを考慮しなければなりません。
 
 


 

�A 同期式カウンタ

次に同期式カウンタのタイムチャートです。
各出力は、入力（クロック）の立上り後、同じ遅延時間 Td で変化します。
カウンタのビット数に依存しない点に注目して下さい。
 



次にこのカウンタをD-FF（3ビット）を用いて構成してみましょう。
はじめに、その遷移表を作成します。
 
 

同期式カウンタ（3ビット）の遷移表

D-FFの入力方程式の項で述べたように、次の状態 Qⁿ  を現在の状態 Q を用いて生成し、
これを入力 D に接続します。

各D-FFの入力 D1,D2,D3は次のように簡略化できます。


 
これらを回路図で表すと、次のようになります。



---


本章では、順序回路のカウンタについて解説しました。
カウンタには、この他リングカウンタ等があります。
これらについては、参考書等で勉強して下さい。