VHdl開発ツール（QuartusⅡ）の使用法（その3）

－ VHdlファイルのコンパイル－

井澤　裕司　

(H19.4.24)

本資料では，ALTERA社が提供しているVHdl開発ツール
QuartusⅡ　Web Editon の使用法を解説します．
本章では，前の章で述べた
　　「新規プロジェクトの生成」
および，
　　「新規ファイルの生成」
の続きとして，
　　「VHdlファイルのコンパイル」
について説明します．

なお，QuartusⅡには多くの機能が用意されており，それらをこのコンテンツの中で紹介することはできません．
詳細は，QuartusⅡのHELP等を参照して下さい．

ステップ１. コンパイラを起動する．

メニューの　「 MAX+PLUSⅡ 」　から　「 Compiler 」をクリックします．

ステップ２. 　 VHdlファイルの指定

画面上に「 Compiler Tool 」　が表示されますので　「 Start 」をクリックします．

ステップ３. コンパイルの終了．

「 VHdl File 」に文法上のエラーがなければ，「正常終了」を示す「 Full Complation was successful 」が表示されますので，「 OK 」をクリックします．

なお，「 VHdl File 」のエラーメッセージは，「画面下の欄」に表示されますので，これを参考にしてソースコードを修正します．

ステップ４. レポートファイルについて．

「 Compiler Tool 」の　「 Report 」をクリックすると，以下のような画面が表示されます．
設計した回路規模を表す「 Logic Elemenｔ数」や，「メモリ」，「入出力ピン」等の「設計情報」が表示されます．

まとめ

以上，「 VHdl File 」の「コンパイル」　について説明しました．
これで「 VHdl 」を用いた「回路設計」　は終了です．

この後，設計した回路が「正しく動作しているかを検証」　する　「シミュレータ」　の使用法について解説します．