

(19)日本国特許庁 (JP)

(12) 特許公報 (B2)

(11)特許番号

特許第3496065号

(P3496065)

(45)発行日 平成16年2月9日(2004.2.9)

(24)登録日 平成15年11月28日(2003.11.28)

(51)Int.Cl.⁷
G 0 6 G 7/60

識別記号

F I
G 0 6 G 7/60

(21)出願番号 特願2000-179115(P2000-179115)
(22)出願日 平成12年5月11日(2000.5.11)
(65)公開番号 特開2001-318784(P2001-318784A)
(43)公開日 平成13年11月16日(2001.11.16)
審査請求日 平成12年5月11日(2000.5.11)

特許権者において、権利譲渡の用意がある。

(73)特許権者 500278213
唐澤 信司
宮城県名取市小山1丁目3の6
(72)発明者 唐澤 信司
宮城県名取市小山1丁目3の6
審査官 田中 友章

(56)参考文献 特開 平5-217010 (JP, A)
特開 平5-89268 (JP, A)
特開 平6-243117 (JP, A)
米国特許5355435 (U.S., A)
米国特許5386149 (U.S., A)

最終頁に続く

(54)【発明の名称】 インパルス電子装置

1

(57)【特許請求の範囲】

【請求項1】 入力するインパルスが発火の条件を満たした時に出力端子からインパルスを出力する回路を構成単位として、その構成単位をインパルス状の信号が静止することなく転送される過程で知能的な処理が行われるように用いて構成した回路網を組み込むことを特徴とする電子装置。

【請求項2】 インパルスをバイポーラトランジスタ、MOS型電界効果トランジスタ(MOS FET)あるいは電荷転送素子(CCD)などの半導体デバイスの電荷として転送し、その電荷を不揮発性記憶用の浮遊ゲート電極型MOSFETに取り込む方法で、経験によって回路の構成要素の配線を自動的に形成する回路を用いて構成した請求項目1に記載する電子装置。

【請求項3】 回路の構成要素の出力側に発光素子ある

2

いは非発光型液晶表示デバイスを用いてインパルスを光の信号に変換し、構成要素の入力側に受光素子を用いて、インパルスによって構成要素間の接続を形成することあるいは構成要素間でインパルスを転送することとした回路を用いて構成した請求項目1に記載する電子装置。

【請求項4】 遅延時間を持ち一方向に転送する回路要素を直列に接続してループを構成し、インパルスが入力した時にそれがループの外部から消去されるまで巡回を継続するようにして、時間的に前後する情報を処理できるようにするインパルスの短期記憶回路を組み込んだ請求項目1に記載する電子装置。

【請求項5】 複数の並列するループ回路を一つの処理要素を通過させることにより、並列のループにインパルスが同時に投入した場合に出力端子に連続インパルスが